北京交通大学数字电子期末复习题.doc

数字电子期末复习题一. 选择或填空题：1. 同模拟信号相比，数字信号的特点是它的 性。一个数字信号只有 种取值，分别表示为 和 。A. 连续性，2，0，1 B. 数字性，2，0，1C. 对偶性，2，0，1 D. 离散性，2，0，12. 已知有2个逻辑变量，它们能组成的最大项的个数为 ，这2个逻辑变量的任意2个最小项之积恒为 。A. 4，1 B. 4，0C. 8，0 D. 8，13. 逻辑函数 F = AB + BC + CD写成最小项之和时，其结果应为 F = m ( ), 写成最大项之积时，其结果应为 F = M ( )。A. 3，6，7，10，12，13，14，15； 0，1，2，4，5，8，9，10B. 3，6，7，11，12，13，14，15； 0，1，2，4，5，8，9，10C. 3，6，7，11，14，15； 0，1，2，4，5，8，9，10D. 3，6，7，11，12，13，14，15； 0，1，2，8，9，104. 用公式法将下列函数化简为最简与或式，选择正确答案。 （1） （2）A. B. C. D. 5. 用卡诺图化简法，化简下列各式，选择正确答案。 （1） F1(A,B,C,D) = m(1,3,4,5,7,10,12,14) （2） F2(A,B,C,D) = m(0,2,5,6,7,8,9,10,11,14,15) A. B. C. D. 6. 电路如图所示，在电路中其它参数不变的条件下，仅Rb减少时，三极管的饱和程度 ；仅Rc减少时，饱和程度 ；图中C 的作用是 。 A. 减轻，减轻，去耦；B. 加深，加深，加速；C. 加深，不变，隔直；D. 加深，减轻，加速； 7. 由TTL们组成的电路，如图所示。已知它们的输入短路电流Iis = 1.6 mA ,高电平输入漏电流IiH = 40 A 。当A=B=1时，G1的电流称为 电流，数值为 ；当A=0时，G1的电流称为 电流，数值为 。A. 拉，3.2 mA，灌，160 A；B. 灌，6.4 mA，拉，160 A；C. 灌，3.2 mA，拉，160 A；D. 灌，3.2 mA，灌，80A； 8. 如图所示电路为TTL门电路，要想使, 请选择正确答案。A. 正确，错误，错误，错误，错误；B. 正确，错误，正确，错误，错误；C. 正确，正确，正确，错误，错误；D. 正确，正确，正确，错误，正确；9. 在如图所示的电路中，选出与下列逻辑式对应的逻辑图。Y1 = (A + B) CY2 = AB + BCY3 = (A+B) + (B+C)Y4 = A + BCY5 = A (B+C) +BCA. (b), (c), (a), (e), (d); B. (c), (b), (d), (a), (e); C. (a), (e), (d), (c), (b); D. (c), (b), (a), (e), (d); 10. 如图为双四选一数据选择器构成的组合逻辑电路，输入变量为A,B,C, 输出逻辑函数为F1,F2, 其功能为 。A. F1 = m(1,2,4, 7), F2 = m(3,5,6,7), 全加器；B. F1 = m(1,2,4, 7), F2 = m(1,3,6,7), 全减器；C. F1 = m(1,2,4, 7), F2 = m(4,5,6,7), 全加器；D. F1 = m(1,2,3 ,7), F2 = m(3,5,6,7), 全减器；11. 由CMOS 门构成的电路如图所式，请回答C=0和C=1时，该电路分别属于组合电路，还是时序电路？A. C=0时为组合电路，C=1时为时序电路；B. C=0时为时序电路，C=1时为组合电路；C. C=0时为组合电路，C=1时为组合电路；D. C=0时为时序电路，C=1时为时序电路；12采用中规模继承加法计数器74LS161构成的电路如图所时，选择正确的答案。A. 十进制加法计数器；B. 十二进制加法计数器；C. 八进制加法计数器；D. 七进制加法计数器；13有6条地址线和8条数据线的存储器，有 个存储单元。A. 48 B. 512C. 1536 14. 8位D/A转换器，当输入数字量，在最高位为高电平时，输出电压为5V, 在最低位为高电平时，则输出电压 。若输入10001000时，则输出电压为 。A. 20 mV，5.32 V； B. 40 mV，5.32 V；C. 40 mV，2.66V； D. 80 mV，2.66V； 15. 在下面3种类型的A/D转换器中，转换速度最高的是 a ；转换速度最低的是 b ；转换精度最高的是 b ；转换速度与转换经度均较高的是 c 。A. 并联比较型A/D转换器； B.双积分型A/D转换器；C. 逐位逼近型 A/D转换器； 二. 综合题 1.如图为CMOS电路，R=100K,已知个输入波形A,B,C如图所示，请画出输出F的波形。 C=1时，F=; C=0时，F=2.设计一个多功能组合逻辑电路，实现如表所示的逻辑功能，表中C1,C0位功能选择输入信号，A,B为输入变量，F为输出。 功能表C0C1F00A+B01AB10AB11（1） 列出真值表，写出F的表达式(没有具体要求？）；（2） 用八选一数据选择器和门电路实现。C0C1ABF000000001100101001110100001010011000111110000100111010110110110011101011100111110111001010010101A2=C0.A1=C1，A0=A,则：D0=B.D1=1，D2=0，D3=B,D4=B,D5=,D6=,D7=若用译码器（4-16译码器）F=3. 时序逻辑电路如图所示，触发器为维持阻塞型D 触发器，初态均为“0”。（1） 画出在CP 作用下，输出Q1,Q2和Z的波形；（2） 分析Z与CP的关系； 4图为555定时器和D触发器构成的电路，请问：（1） 555定时器构成的是哪种脉冲电路？（2） 画出uc,u01,u02的波形；（3） 计算u01，u02的频率；（4） 如果在555定时器的第5脚接入4V的电压源，则u01的频率将变为多少？ 5.如图所示为一个可变进制计数器，其中74LS138为3线-8线译码器，当S1=1且，它进行译码操作，即当A2A1A0从000到111变化时，依次被选中而输出低电平。T1153位四选一数据选择器。问：当M,N为不同输入时，可组成几种不同进制的计数器？分别是几进制？简述理由。 6.设计一个判断4位二进制数A3A2A1A0状态的组合逻辑电路。A3、A2、A1、A0作为输入逻辑变量， F3、F2、F1、F0作为输出逻辑变量。要求用ROM实现F3、F2、F1、F0，画出简化图。（1） 当能被5整除时，输出F0=1，否则，F0=0。（2） 当A3A2A1A0小于3时，输出F1=1，否则，F1=0。（3） 当A3A2A1A0为偶数时，输出F2=1，否则，F2=0。（4） 当A3A2A1A0中有偶数个1时，输出F3=1，否则，F3=0。