数字电子技术基础试卷.doc_第1页
数字电子技术基础试卷.doc_第2页
数字电子技术基础试卷.doc_第3页
数字电子技术基础试卷.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

科目数字电子技术基础班级姓名学号时间2007.7.16燕山大学试卷 密 封 线 共 4 页 第 1 页 题号总分分数注:1有*号标志为多选题,其余为单选。2正确填涂答题卡,否则后果自负。1 以下表达式中符合逻辑运算法则的是( )2N个触发器构成的计数器的最大计数容量为( )3按电路结构划分,触发器分为哪几类( )(A) RS触发器,JK触发器,D触发器,T触发器(B) 主从JK触发器,维持阻塞D触发器,利用传输延迟时间的边沿触发器,RS触发器(C) 同步RS触发器,主从RS触发器,主从JK触发器,维持阻塞触发器(D) 基本触发器,同步触发器,主从触发器,边沿触发器4多谐振荡器可以产生( )(A) 矩形波 (B)正弦波 (C)三角波 (D)锯齿波5*脉冲整形电路有( )(A) 多谐振荡器 (B)单稳态触发器 (C) T触发器 (D)施密特触发器6若存储器容量为256k8,则地址代代码应该取几位( )(A) 22位 (B)19位 (C)18位 (D)8位7*下列说法正确的是( )(A)卡诺图是逻辑函数唯一的表示方法 (B)转换精度和转换速度是衡量RAM和ROM性能优劣的主要指标(C)并联比较型A/D转换器可不加采样保持电路(D)主从JK触发器是CP脉冲下降沿触发的燕山大学试卷 密 封 线 共 4 页 第 2 页 8*与逻辑关系相同的是( )(A)(B)(C)(D) 9*与逻辑关系相同的是( )(A)(B)(C)(D)10与约束条件为ABCD0逻辑关系相同的是( )11与约束条件为逻辑关系相同的是( )12下电路由74系列TTL门电路构成,下列选项哪个是正确的( )(A) VO=VOH (B) 高阻态 (C) VO=VOL (D)不允许如此连接13上题电路是由CMOS门电路构成的,下列选项哪个是正确的( )(A)高阻态 (B)VO=VOL (C) VO=VOH (D)不允许如此连接燕山大学试卷 密 封 线 共 4 页 第 3 页 14设计一个全加器,选择哪个方案可以实现( )(A)用3个非门,9个3输入端与非门可以构成此电路 (B)用12个4输入端与非门可以构成此电路(C)用10个3输入端与非门可以构成此电路(D)用10个4输入端与非门可以构成此电路15设计一个全加器,选择哪个方案可以实现( )(A)编码器和必要的门电路 (B)数值比较器和必要的门电路(C)二进制译码器和必要的门电路 (D)7段显示译码器和必要的门电路16设计一个同步十一进制加法计数器( )17*同上题,选择出正确的驱动方程( )18电路如图所示,当A1时,电路为几进制计数器( )(A) 13进制 (B)12进制 (C)11进制 (D)10进制燕山大学试卷 密 封 线 共 4 页 第 4 页 19电路如下图所示,已知VREF-10V,当d9、d8、d5和d0分别为1,其余为0时的输出分别为( )(A) 8V 4V 0.5V 15mV(B)5V 2.5V 0.3125V 9.766mA(C) 10V 5V 0.624V 19.52mV(D) 5V 2.5V 0.3125V 9.766mV20如果假设并联比较型A/D转换器,逐次渐近型A/D转换器和双积分型

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论