EDA实验一原理图输入

EDA实验 主讲教师信息姓名 何静电话箱 hejing629 成绩评定方法本课程的总评成绩由平时成绩 期末考试成绩 机试 组成 平时成绩的评定依据是预习报告 实验考勤 实验态度 实验动手能力 实验报告 开放实验完成情况等 占总评成绩的40 期末考试成绩占60 4 实验一基于QuartusII的原理图输入数字电路设计 5 第一部分 实验要求 通过本次实验 引导学生以EDA设计的手段来设计数字逻辑电路 掌握QuartusII集成开发环境软件 6 一 实验目的 1 学习EDA集成工具软件QuartusII的使用 2 学会基于PLD的EDA设计流程 3 学会使用原理图设计小型数字电路 7 三 实验任务 参照下图 在QuartusII原理图输入环境下 画出半加器电路并进行仿真 8 四 实验步骤 1 建立一个项目 2 选定目标器件 EP2C35F484C8 对设计进行综合 3 绘制设计电路原理图 4 编辑测试激励波形文件 执行功能仿真 记录仿真结果 5 记录实验结果及实验过程中出现的问题及解决办法 注 请自行保留设计工程文件夹 第二次实验继续进行 9 五 实验报告要求 1 记录设计原理图 2 记录仿真结果 10 一 准备 1 使用QuartusII软件之前 请确保软件已正常破解 若启动QuartusII时看到如下界面 则说明软件尚未正常破解 需要破解后才能正常使用 将本机D Altera目录下的License Dat文件中的MAC号替代即完成破解 右图所示为查看本机MAC地址 实际地址 的方法 11 2 QuartusII6 0主界面操作环境 1 ProjectNavigator 工程管理器 3 Messagewindow 信息窗口 2 Statuswindow 状态窗口 12 3 常用工具栏 Toresetviews Tools Customize Toolbars ResetAllRestartQuartusII 若QuartusII界面上一些默认的按钮被关闭 影响使用 可按右边的操作步骤来复原 13 工程创建时的准备工作 QuartusII通过 工程 Project 来管理设计文件 必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹 此文件夹名不宜用中文 也最好不要用数字 应放到磁盘上容易找到的地方 不要放在软件的安装目录中 建立完工程文件夹后再进行后续操作 二 在QuartusII6 0环境下建立工程 14 1 项目创建向导 文件菜单 15 添加用户的设计文件Graphic BDF GDF AHDLVHDLVerilogEDIFNotes FilesinprojectdirectorydonotneedtobeaddedAddtoplevelfileiffilename entitynamearenotthesame选中待添加的文件后点击 Add 若暂无文件 直接点击 Next AdduserlibrarypathnamesUserlibrariesMegaCore AMPPSMlibrariesPre compiledVHDLpackages 2 为创建的工程添加设计文件 16 3 器件选择 本EDA实验箱所使用的器件为ALtera公司CycloneII系列 Family 的EP2C35F484C8 Avaliabledevices EP2C35F484C8EP2C 器件系列CycloneII 35 逻辑单元数 35表示约有35k的逻辑单元 F 表示PCB封装类型 F是FBGA封装 E EQFP Q PQFP U UBGA M MBGA 484 表示引脚数量C 工作温度 C表示可以工作在0 到85 I表示可以工作在 40 到100 A表示可以工作在 40 到125 8 速度等级 6约最大是500MHz 7约最大是430MHz 8约最大是400MHz 18 选择第三方EDA工具 如ModelSim Synplify等 这里不需要 4 EDA工具设置 19 5 完成 1 工程创建完毕 界面上在工程管理器处出现所选用的器件系列 器件名及工程文件名 2 可以看出 软件界面没有明显变化 需要用户再建立设计文件 20 关于创建工程的补充说明 1 指定工程所在的工作库文件夹 工程名及设计实体名 2 将设计文件加入工程中 3 选择目标芯片 开发板上的芯片类型 4 工具设置 若都不选择 则使用QuartusII自带的所有设计工具 5 结束设置 工程建立后 若需要新增设计文件 可以通过Project Add Remove 在工程中添加新建立的设计文件 也可以删除不需要的设计文件 编译时将按此选项卡中列出的文件处理 21 三 在QuartusII6 0工程下建立设计文件 1 在File菜单下点击 New 即弹出用户设计建立向导 QuartusII支持原理图输入 BlockDiagram SchematicFile VHDL语言输入等多种设计输入方式 下面以原理图输入为例介绍 22 2 建立原理图设计文件 原理图绘制区 绘制工具 工程文件名 23 3 调用元件 在绘图区双击鼠标左键 即弹出添加符号元件的窗口 在此输入已知的元件名 可以快速地调出元件 在此可选择查看库中所有的元件 24 分别调用了输入端口 input 和逻辑器件 and2 调用库元件预览 25 4 绘图控制操作 1 选择及画线工具 2 文本工具 3 符号工具 5 窗口缩放工具 左键放大 右键缩小 6 窗口全屏显示 按 ESC 退出 说明 使用图示的工具按钮后 请切换回1按钮 选择及画线工具 才能对原理图进行编辑 其余工具按钮不常用 这里不介绍 4 使用橡皮筋功能 26 5 设计1位半加器 并进行功能验证测试 从符号库中调出not xnor及需要的输入 输出端口 排放整齐完成画线连接操作 鼠标放到端点处 会自动捕捉 按下左键拖动到目标处 释放后即完成一次画线操作 27 为端口命名 鼠标左键双击端口 在弹出的对话框中直接输入用户自定义的名字即可 半加器原理图设计完毕 28 四 全程编译 在下拉菜单 Processing 中选择 StartCompilation 启动全程编译 编译完成后的信息报告窗口 29 工程编译完成后 设计结果是否满足设计要求 可以通过功能仿真来分析 功能仿真主要包含如下的设置步骤 打开波形编辑器 设置仿真时间区域 将端口节点信号选入波形编辑器中 编辑输入波形 输入激励信号 总线数据格式设置波形文件存盘 启动仿真器观察仿真结果 波形编辑文件及产生的波形报告文件分开显示 若无法观察完整波形 可以使用热键Ctrl W 即可看到完整的仿真波形 也可使用鼠标左右键 方法如下 顺序并不是唯一的 五 功能仿真 为进行仿真需要建立波形文件 在 新建文件 的 OtherFiles 标签栏中选择VectorWaveformFile 1 建立波形矢量文件 波形文件编辑器界面 输入 节点 在左侧name下面的空白栏处点击鼠标右键选择InsertNodeorBus 或双击鼠标左键 2 输入节点 输入 节点 界面点击 NodeFinder 按钮 查询节点界面 注意 fliter要选择Pin all 点击 list 按钮列出节点 列出的节点列在左侧栏中 本例中要使用所有节点 点击 按钮把所有节点选中 选中完节点后的界面点击 OK 按钮结束 节点查找完成后的界面点击 OK 按钮结束 节点插入完成后的界面 39 3 设置仿真时间长度 默认为1us 可以修改 这里仍采用默认值 40 4 设置栅格时间 默认为10ns 可以修改 这里