ssram操作手册.doc_第1页
ssram操作手册.doc_第2页
ssram操作手册.doc_第3页
ssram操作手册.doc_第4页
ssram操作手册.doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

61VPS_LPS-51236A_102418A操作手册 王翰林 2010-05-081 控制部分：使用clk180 ，包括 、2 数据和地址部分：使用clk ，包括data，addr（Clk180为clk的180相位差时钟，我当时用的是时钟下降沿，但是现在我觉得还是用pll生成一个180相位差的clk，用上升沿采样信号更稳定）在控制部分有效前，数据、地址必须准备好。、 、一直拉低 CE2一直拉高， 保证ssram片选一直有效，并且单bit写无效为burst有效模式，如果为非burst模式，建议一直拉高1 写操作DE2-70 SSRAM datasheet P19写数据使用一个cycle 图中对应 WR3一直拉高写操作控制cycle,使用clk180 拉高 拉低 拉低Data 和 addr 比上述三个信号提前180的相位,使用clk2 读操作DE2-70 SSRAM datasheet P18读数据使用3个cycle，第一个cycle给控制信号和addr，第三个cycle 输出数据（数据输出时钟为控制时钟clk180，对应RD1第一个cycle addr 锁存周期Clk时钟Addr数据有效Clk180时钟 拉低 无影响，任意（忘了当时是持续拉低还是持续拉高了，从时序图看应该无影响，建议拉高置为无效，避免多余影响） 拉高 拉高第二个cycle ssram内部数据读取锁存周期Clk时钟Addr数据无所谓Clk180时钟 拉高 拉高 拉高 拉高第三个cycle 数据输出周期Clk时钟Addr数据无所谓，Clk180时钟 拉高 拉高 拉高 拉低此周期数据读出以上为读取一个数据，若需要连续读取若干个数据，在第二个cycle，clk时钟更新addr数据，clk180时钟继续使拉低有效，读数据将连续输出总结总体设计未使用burst模式，若需高速存储建议使用高速模式，使用、对操作进行控制，写操作采用addr和data在同一周期采样的方式。结论和不足 刚开始控制信号和addr，data使用同一clk，但是数据无法写入和读出，modelsim仿真无误，未使用逻辑分析仪，原因未知。采用180的相位差时钟，数据可以正确写入和读出，modelsim仿真无误，未使用逻辑分析仪验证，使用RS232与PC相连，验证了写入数据和读出数据相同。原因分析个人认为按照datasheet 的时序图，控制信号、addr和data应该使用同一clk，也较符合一般的设计要求。应该是没满足片外的时序关系，建议：增加源同步时序约束，在时序报告中看看具体的情况。开发板的片外时钟和数据应该是同时到达FPGA芯片，那问题就出在FPGA芯片内部时钟管脚和数据管脚的delay
人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论