eda 实现多功能数字钟.doc

一、标题：EDA实现多功能数字钟二、任务书：设计要求是用FPGA器件和EDA技术实现多功能数字钟的设计， 控制功能包括以数字形式显示时、分、秒的时间；小时计数器为24进制；分、秒计数器为60进制；有两个使能端起到校时、校分的作用，同时按无效；每小时的59分51、53、55、57、59分别以四长声一短声进行模拟电台仿真；让信号灯在晚上19点至早上5点亮； 在Maxplus软件系统平台上建立多功能数字钟电路的顶层电路文件并完成编译和仿真，并对器件进行下载检查。三、关键词：数字钟 原理电路 编译 仿真 下载四、数字钟电路系统的组成框图：五、各功能模块设计、仿真波形及其分析说明： 1、小时计时模块： 仿真波形：分析说明：当小时的高四位为0、1时，小时的低四位为九时，在下一个时钟的上跳延来了之后，高四位加一；当小时的高四位为2，同时低四位为3时，小时的高低四位都清零。实现从00到23的循环计数。2、分钟计时模块：仿真波形：分析说明： 当分钟的高四位为0、1、2、3、4时，小时的低四位为九时，在下一个时钟的上跳延来了之后，高四位加一；当分钟的高四位为5时，同时低四位为9时，分钟的高低四位都清零，实现从00到59的循环计数。3、秒计时模块（与分计时模块相同）；4、校时、校分模块：仿真波形：分析说明：SWM、 SWH两开关先设置1，秒时钟，分时钟，小时时钟分别设置为不同频率的时钟，当开关SWM置0即按下时，秒时钟CPS对分钟进行校对，即如图所示CPM在SWM为0时频率与CPS相同；同理，当SWH为0时用秒时钟对小时进行校对，即CPH在SWH为0时频率与CPS相同。当SWM、SWH都不为0时，分钟、小时正常计时。5、整点报时模块： 仿真波形： 分析说明： 为实现时钟在59分51秒53秒55秒57秒时，以低音报时，当为59分59秒时以高音报时；所以将M7.0从高位到低位设置为0101 1001转换成十进制即为59分，秒的十位都为5所以S7到S4设置为0101，秒的个位1、3、5、7、9，即0001、0011、0101、0111、1001，从S3到S0只有当S3设置为1的时候秒个位为9，通过分频以1000HZ输出以实现高音报时；1、3、5、7时S0都为0，为能同时确定1、3、5、7则将S0设置为0，S1、S2则为任意。如波形所示，S3取一段设置为1时，输出FU变为1000HZ的高频报时，其余状态一致为500HZ低频报时，从而实现预期情况。6、时段控制模块：仿真波形：分析说明： 从19点到凌晨5点（含5点），灯亮，即完成时段控制。六、顶层逻辑电路图、仿真波形及分析结论： 建立一个顶层文件如图： 仿真波形如下： 分析结论： 经仿真波形分析走时正常；能校时校分；整点报时；时段控制到位。功能完全符合设计要求 ，可以下载。七、定义芯片管脚号（列表示意）及下载过程： 1、由于提供的实验箱的七段显示器是扫描形式工作，需要进行译码以及选择扫描，需添加模块： 该模块有三部分组成，包括一个8进制计数器，一个3-8数据选择器及七段显示译码器：将该模块连入最后的顶层文件中，即可进行下载工作。 2、按键扫描模块：由于试验箱提供的按键系统为4*4扫描矩阵，需将横向或纵向按键设置0或1，该模块只需要在顶层文件中接4个output出来接地，如图：3、分配输入、输出信号在器件上的引脚号：4、引脚分配表：5、对器件进行下载： 选MAX+plus II/Programmer，弹出编程对话框，如图： 检查编程文件名和器件，正确，接上硬件后，点击按钮，直接对器件编程。即完成下载。八、课程设计中遇到问题及解决方法 Q1：下载后，秒钟不进位A：检查原理电路发现输入输出接错位，经更正正常；Q2：到59分51秒等不闹钟A：检查蜂鸣器是否接错管脚，下载器上套线是否接好，最后发现是套线的问题，解决后，正常鸣叫。九、课程设计项目最终结论 通过各模块级联最后成功下载，实现了两个使能对分秒校时，整点仿电台报时以及时段控制的多功能数字钟。十、心得体会： 实验过程中最然遇到了很多困难，从画图到理解电路图，还有接触没有接触过的下载，把纸上的东西用到了硬件中，质的改变。看到成功的数字钟，很有成就感。好像听到的蜂鸣声是从未听到