CPLD.doc

第一章1数字电子系统：简称为数字系统。是可以完成某种（或多种）特定的、功能不单一的一种电子系统。2数字器件：即数字IC芯片。是构成数字系统的基本部件，是数字系统的“元素”或“细胞”。3一个数字电子设备（产品），小到一个数字电子钟，大到一台数控车床或超级计算机，都是一个“数字电子系统”。4数字系统与数字器件的主要区别数字系统一般应包含某种控制器及受控单元，并且功能不那么单一。5单片系统集成度高、功耗低、功能强大，工作可靠.编程逻辑器件PLD是一种通用的电子器件，其功能不是固定不变的，而是可根据用户的需要而进行改变，即：可通过编程设计的方法来定义器件的逻辑功能。但是PLD与MCU有基本的不同：MCU是通过软件（指令）来实现预期的功能；而PLD是通过内部硬件布线、以硬件来实现预期的功能。所以PLD完成逻辑功能的工作速度比MCU要快得多。构建数字系统的途径1. 标准化的中、小规模数字集成电路。标准化的中、小规模数字集成电路是设计数字系统的基本方法之一。2. 2.基于LSI(大规模集成)或VLSI(超大规模集成技术）的微处理器。如各种通用或嵌入式CPU、MCU（微控制器）及数字信号处理器DSP。特点：CPU、MCU、DSP依靠执行指令（软件）可以方便的实现几乎任意的数字逻辑功能，其应用灵活性极强。但这些微处理器一般需要一定的数字接口器件相配合才能有效工作；依靠执行软件来完成数字逻辑功能的工作方法导致其工作速度相对较慢，故在一些需要高速、实时工作的应用场合它们的应用就受到一定的限制。3. 基于LSI或VLSI的专用集成电路 ASICASIC是一种为完成某种特定的电路功能而专门设计、生产的IC器件。按功能的不同可分为：数字ASIC、模拟ASIC及混合型ASIC4. 基于LSI/VLSI的可编程逻辑器件PLD 由用户自定义器件的功能、大规模集成。设计周期短、设计风险低、应用灵活、系统功能强大、功耗低。最早的可编程逻辑器件就是5. 可写入存贮器(PROM)，包括（三种）6. 可编程只读存贮器(PROM)、7. 紫外线可擦除的只读存贮器(EPROM)8. 电可擦除只读存贮器(EEPROM) 。逻辑（布尔）代数是数字电路理论基础数字电路设计的基本方法组合电路设计问题逻辑关系真值表化简(卡诺图)逻辑图时序电路设计 列出原始状态转移图和表 状态优化状态分配触发器选型求解方程式逻辑图PLD集成度高，可以替代多至几千块通用IC芯片极大减小电路的面积，降低功耗，提高可靠性CAD技术的发展提供了完善先进的EDA开发工具提供语言、图形、波形等设计方法，灵活、方便通过仿真工具来验证设计的正确性，提高设计的成功率。可以反复地擦除、编程配置，方便进行设计修改和升级。灵活地定义管脚功能，简化应用减轻设计工作量，缩短系统开发时间保密性好CPLD/FPGA的集成度可做得很大（可达几万到几百万门/片），用它可以替代几十至几千块普通的标准数字集成芯片。用这样的CPLD/FPGA实际上就能实现一个数字系统或子系统。这种高功能、高集成度的器件目前在世界范围都受到电子设计人员的广泛关注和普遍欢迎。与专用ASIC芯片相比，CPLD/FPGA具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此已广泛应用于数字系统与数字产品的设计与生产中。几乎所有应用门阵列、ASIC、SPLD和中小规模通用数字集成电路的场合都可应用CPLD或FPGA器件。PLD的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到600万门向SOPC方向发展可设计片内CPU、DSP及接口控制电路，构成各种嵌入式系统。 向低电压和低功耗方向发展，5V3.3V2.5V1.8V 1.5V或更低内嵌多种功能模块RAM，ROM，FIFO，DSP，CPU向数、模混合可编程方向发展 （内含ADC、DAC、PWM、PLL等）PLD的设计步骤第二章数字电路的基本组成数字电路分为组合逻辑电路和时序逻辑电路两大类。构成组合逻辑电路的基本电路元件是“与门”电路、 “或门”电路和“非门”电路。任何组合逻辑电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。时序逻辑电路则是在组合逻辑电路的基础上，加上存储与反馈（使用触发器作存储元件）得到的。时序逻辑电路使用触发器作为存储元件。触发器记忆电路的状态。其反馈信号和输入信号通过逻辑关系再决定电路的输出信号。由于触发器也是用门电路实现的，所以门电路(包括与门、或门、非门)是构成数字电路的基本部件。数字电路的基本组成由于这种通用型可编程逻辑器件主要是利用“与”阵列和“或”阵列来实现数字逻辑功能，故称这种可编程逻辑器件为阵列（ARRAY）型PLD。分 类名 称与阵列或阵列输出电路PROM可编程只读存储器固定可编程固定PLA可编程逻辑阵列可编程可编程固定PAL可编程阵列逻辑可编程固定可组态GAL通用阵列逻辑可编程固定含存储器, 组态功能强按集成度分低密度（SPLD）PROM,EPROM,EEPROM,PAL,PLA,GAL；只能完成较小规模的逻辑电路。高密度（CPLD）EPLD ,CPLD,FPGA；已经有超过1千万门的FPGA器件；可用于设计大规模的数字系统集成度高，甚至可以做到SOC按结构特点分基于与或阵列结构的器件阵列型PROM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：Altera的MAX系列芯片基于门阵列结构的器件单元型FPGAFPGA的代表芯片如：Altera的FLEX系列芯片XILINX的XC3000/4000/5200系列芯片XILINX的SPARTAN/VIRTEX系列芯片按编程工艺分EEPROM大多数CPLD器件(非易失性器件)可反复编程使用，实现系统功能的动态重构；不用每次上电重新下载，但相对速度慢，功耗较大SRAM大多数公司的FPGA器件(易失性器件)。可反复编程使用，实现系统功能的动态重构；每次上电需重新下载，实际应用时需外挂EEPROM用于保存配置数据。熔丝或反熔丝编程器件Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温；只能一次编程(OTP器件)，不适宜在设计阶段使用PLD中的编程元件 现代PLD使用的内部编程元件主要有如下三种类型：(1) 一次性编程的熔丝(Fuse)或反熔丝(Antifuse)开关;(2) 基于浮栅技术的存储器。 包括紫外线电擦除和电擦除的EPROM、E2PROM与 Flash Memory(闪速存储器，简称为闪存)；(3) 允许无限次编程使用的静态存储器SRAM。熔丝(Fuse)或反熔丝(Antifuse)开关为一次性编程使用的非易失性元件，编程后即使系统断电，它们中存储的编程信息不会丢失。但它们只能写一次，故称之为OTP(One Time Programming)编程元件。基于浮栅技术的E2PROM和快闪存储器也是非易失性的编程元件，但它们允许多次反复编程写入，并可为器件设置保密位，以防止对PLD的非法复制。静态存储器SRAM属于易失性的编程元件，掉电后它存储的配置数据将立即消失，但它能在工作过程中快速编程。浮栅型编程元件和SRAM都可以多次、反复进行编程应用。尤其是SRAM,其编程应用的次数几乎无限。熔丝编程的特性： 只能一次性编程； 编程速度较高； 熔丝开关占用较多的芯片面积，影响到PLD器件集成度的提高。 较难测试熔丝开关的可靠性。PAL结构是一种与阵列可编程、或阵列固定的器件。与阵列可编程使输入项增多，或阵列固定使器件简化。或阵列固定明显影响了器件编程的灵活性。PAL器件的输出结构寄存器输出结构 在输出三态缓冲器与或阵列的输出之间串进了由D触发器组成的数据寄存器。同时，D触发器的/Q端又经过互补输出的缓冲器反馈到了与逻辑阵列的输入端。这种输出结构不仅可以存储与或门的输出状态，而且能方便地组成各种时序逻辑电路。GAL器件采用了浮栅存储E2CMOS工艺，具有电擦写反复编程的特性。GAL的基本逻辑部分与PAL相同，也是与阵列可编程、或阵列固定的PAL结构，但它与PAL的不同之处是在其输出端设置了可编程的输出逻辑宏单元OLMC每个OLMC包含或阵列中的一个或门。组成：异或门：控制输出信号的极性D触发器：用于数据存储，适合设计时序电路4个可控多路选择器异或门的特点是：当输入端的一个输入为0时，其输出等于另一个输入；而当输入端中的一个固定为1时，其输出等于另一个输入的非量。异或门的引入使得用原函数实现函数困难时可以通过反函数加以实现。输出逻辑宏单元OLMC(n)的5种组态1.GAL16V8的OLMC有5种组态，如下所示。2.OLMC的功能取决于熔丝状态SYN、AC0及AC1(n).3.取不同的SYN、AC0及AC1(n)组合，可以得到宏单元OLMC(n)的不同的等效电路，或称不同的组态。GAL器件的特性 1、通用性和应用灵活性较高。 GAL器件的每个逻辑宏单元可以根据需要任意组态既可实现组合