三明学院数电期末复习题.doc

一、填空题1(83.1 )10=( )2=( )16=( )BCD2逻辑代数的基本逻辑运算有 、或、非3种。3将变量的全部最小项分别用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列在一起而得到的图形称为 。4现有一个存储容量为256k4位的RAM存储器，则该存储器RAM的地址线有 根。5图1.5所示为某计数器的时序图，由此可判定该计数器是 进制计数器。 图1.5 图1.66某一门电路的工作波形如图1.6所示，其中A、B是输入端，F是输出端。则F的逻辑表达式为 。7将模拟信号转化为数字信号，需要采用A/D转换器。实现A/D转换一般要经过采样、保持、量化和 等4个过程。8逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的与、或运算互换，0、1互换，_互换，就得到F的反函数。9格雷码的特点是任意两个相邻的代码中仅有_位二进制码不同。 10输出n位代码的二进制编码器，一般有 _个输入信号端。11在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和 _ 有关者，都叫做时序逻辑电路。12A/D转换过程是通过取样、保持、_、编码四个步骤完成的。13当J=K=_时，JK触发器。14n位二进制加法计数器的最大计数值为_。 15自动产生方波信号的电路称为_ 。16当RAM的字数够用、位数不够用时，应扩展位数。其方法是将各片RAM的_端、R/W端 和CS端并联起来即可。17在任何一组变量取值下，两个不同最小项的乘积恒为 。18TTL门电路中，可以实现“线与”逻辑功能的是 门。19三态门可能输出的三种状态是0态、1态 和 。20图1.20电路中，当输入信号A的状态为 电平时，门G1带拉电流负载。图1.2021在组合逻辑电路中，若其输出函数表达式满足 或F= ，就可能出现冒险现象。22容量为64k8位的RAM有地址线 根。23由555构成的电路如图1.23所示，该单稳态电路的输出电压vO的脉宽为 。图1.2324.石英晶体振荡器的主要优点是( _ )。25.施密特触发器具有_特性，定义该特性参数VT =_ 。26. 描述时序逻辑电路表达方程式有 _ 、 _ 、和激励方程。27. TTL电路，若反相器输入端接地电阻，则输出为 ；如果,则输出为 ；如果,则输出处于 线性 状态。28根据需要选择一路信号送到公共数据线上的电路叫_。29对于一个频率有限的模拟信号，设其最高频率分量的频率为fmax，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：fs_,一般取fs=_。30.若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用_个触发器。31.把一个五进制计数器与一个四进制计数器串联可得到_进制计数器。32.电路噪声容限愈大，其抗干扰能力_。33.N个触发器可以构成最大计数长度（进制数）为_的计数器。二、选择题1十进制数87所对应的十六进制数和8421BCD码分别为 。 【 】A87H，(10000111)8421BCD B57H，(10000111)8421BCDCA7H，(10100111)8421BCD D57H，(01010111)8421BCD2设某函数的表达式为，则= 。 【 】A B C D3如图2.3所示TTL门电路，当=0时，F的状态为 。 【 】A B C D图2.34假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。 【 】 AJ=，K=0 BJ=0，K= CJ=1，K= DJ=K=15某10位D/A转换器，当输入为D=0100000000B时，输出电压为1.6V。当输入D=1000010000B时，输出电压为 。 【 】A3.15V B3.30V C3.60V D都不是6n个变量的逻辑函数应该有 个最小项。 【 】A2n Bn2 C2 n D 2 n -1 【 】7时序逻辑电路的一般结构由组合电路与 组成。A全加器B存储电路 C译码器D选择器 8TTL与非门扇出系数的大小反映了与非门_能力的大小。 【 】A抗干扰 B带负载 C 工作速度 D都不是9用_片1k4 位的ROM可以扩展实现16k8 位ROM的功能。 【 】A4 B8 C16 D32 10设图2.10中所有触发器的初始状态皆为0，找出在时钟信号作用下，输出Q恒为0的是 。 【 】 A B C D 图2.1011由n位寄存器组成的环型移位寄存器可以构成 进制计数器。 【 】 A. n B. 2n C.4n D. 无法确定12下列几种A/D转换器中，转换速度最快的是 。 【 】A并行A/D转换器 B计数型A/D转换器 C逐次逼近型A/D转换器 D双积分A/D转换器 13分辨率为0.1%的D/A转换器其数字量的位数约为 。 【 】A8位 B10 位 C12 位 D14 位 14下列门电路能实现“线与” 逻辑功能的门电路是：（ ）。（A）与非门 （B）集电极开路门 （C）三态逻辑门 （D）OD门15用555定时器构成的单稳态电路，增大控制端5脚VCO的电压可使单稳输出脉冲( ).A.幅度增大 B.幅度减小 C.宽度减小 D.宽度增大16A/D转换通常经过取样、保持、量化和编码四个步骤,其取样频率至少是模拟信号最高频率的几倍（ ）。A. 2B. 1C. 3D. 417“与非”运算结果是逻辑1的输入情况是（ ）。A全部输入是0 B全部输入是1C任一输入为0，其他输入为1 D任一输入为118石英晶体振荡器的主要优点是( )A频率稳定度高 B电路简单C振荡频率高 D振荡频率低1912位二进制的DAC电路，它的分辨率为（ ）A. 1/24 B. 1/12 C. 1/4095 D. 1/409620数字信号的特点是（ ）A在时间上和幅值上都是连续的B在时间上是离散的，在幅值上是连续的C在时间上是连续的，在幅值上是离散的D在时间上和幅值上都是不连续的21.CMOS非门的组成是由PMOS和NMOS互补对称连接起来的，将PMOS的栅极G1和NMOS的栅极G2接在一起作输入，而其输出则是_连接起来。（ ）A.PMOS的源极S1和NMOS的源极S2 B.PMOS的源极S1和NMOS的漏极D2C.PMOS的漏极D1和NMOS的源极S2 D.PMOS的漏极D1和NMOS的漏极D222.用4片256字位的RAM构成1024字4位RAM时，一般采用字扩展的办法，这时高位地址码A8、A9需经_后送到各片256字4位的片选端以实现字扩展。（ ）A.24线译码器B.4选1数据选择器C.1路4路分配器D.42线编码器23.根据555定时器的功能表可知，欲使其输出处于高电平状态，则其控制端UTH、及R的情况应分别为（ ）A.大于VCC、大于VCC、1B.小于VCC，小于VCC、1C.任意、任意、0D.小于VCC、大于VCC、124.某CMOS石英多谐振荡器产生f=32768Hz的基准信号，现欲得到一个秒脉冲，则至少需要74161四位二进制加法计数器（ ）A.15个B.10个C.3个D.4个25.在输出为10位二进制的A/D转换器中，若UREF=-10V，当输入模拟电压为U1=7.5V时，输出数字量D应为（ ）A.0001001011B.0111011101C.1011101110D.101011011026一只四输入端与非门，使其输出为0的输入变量取值组合有_种。( )A15B.8C.7D.127某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其高电平噪声容限UNH=( )A0.3VB.0.6VC.0.7VD.1.2V28下列电路中，不属于时序逻辑电路的是( )A计数器B.全加器C.寄存器D.锁存器29某8位D/A转换器，当输入全为1时，输出电压为5.10V，当输入D=（10000000）2时，输出电压为( )A5.10VB.2.56VC.1.28VD.都不是30以下电路中常用于总线应用的有（ ）A.三态门B.OC门C.漏极开路门D.CMOS与非门31某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要_时间。（ ）A.10sB.80sC.100sD.800ms32为实现将JK触发器转换为D触发器，应使（ ）A.J=D,K=B.K=D,J=C.J=K=DD.J=K=33下列A/D转换器的转换速度最高的是（ ）A.积分型A/D转换器B.逐次渐进型A/D转换器C.双积分型A/D转换器D.并联比较型A/D转换器34要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（ ）A.RONB.ROFFC.ROFFRIROND.ROFF35在下列触发器中，有约束条件的是（ ）A.主从JK触发器B.主从D触发器C.同步RS触发器D.边沿D触发器三、分析题1分析图6中所示的逻辑电路，其中74LS151为8选1数据选择器，要求写出输出函数Z的最简与-或表达式。图62分析图7中所示的同步时序电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。图73由D触发器组成的时序电路如图3.3所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。设触发器的初始状态为Q0 =0，Q1=0。图3.34由与非门构成的某表决电路如图3.4所示，其中A、B、C、D表示四个人，Z为1时表示议案通过，（1）试分析电路，说明议案通过情况共有几种；（2）分析A、B、C、D中谁权力最大。图3.45试分析图3.5所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。图3.56写出图3.6电路中F1、F2的表达式。 图3.6 7.已知边沿触发方式JK触发器各输入端的电压波形如图3.7示，试画出、端对应的电压波形。 图3.78.试分析图3.8的计数器在M=1和M=0时各为几进制。74160的功能表如表1所示。 图3.8 11.74151的连接方式和各输入波形如图3.11所示。要求：(1)填写与图(a1)连接图相应的F真值表（a2）；(2)画出图(b)中相应于ABCD0D2E的F波形图。ECBAF0000000100100011010001010110011110(a2)14由集成定时器555的电路如图3.14所示，请回答下列问题。（1）构成电路的名称；（2）已知输入信号波形uI，画出电路中uO的波形（标明uO波形的脉冲宽度）；图3.1415.CC4512为8选1数据选择器，它的逻辑功能见图3.15所示。试写出其输出Z的逻辑函数式。 题23（a）图 题3.15图四、设计题（第1题8分，第2题7分，共15分）1、 用两个十六进制74161计数器设计一个完整的23进制计数器。741617416174161的功能表:CPEPETD0D1D2D3Q0Q1Q2Q30000010D0D1D2D3D0D1D2D3110保持1101111计数2试用门电路设计一个水位报警电路，水位高度用四位二进制数ABCD表示，二进制数的值即为水位高度，单位为米。当水位高于或等于7米时，白色指示灯W点亮，否则，白色指示灯熄灭；当水位高于或等于9米时，黄色指示灯Y开始亮，否则，黄色指示灯熄灭；当水位高于或等于11米时，红色指示灯R开始亮，否则，红色指示灯熄灭。另外，水位不可能上升至14米。要求：列出真值表；写出化简后的“与-或”逻辑表达式；画出逻辑电路图。3用一个3线-8线译码器74LS138和与非门设计下列逻辑函数，要求画出连线图。74LS138的逻辑符号如图4.3所示。图4.34试设计一逻辑组合电路：用3线8线译码器74LS138和适当逻辑门电路组成三输入信号的奇偶校验电路，当输入信号1的个数为奇数时，输出1，否则输出0。（提示：设输入为A、B、C输出为F）5用4选1集成电路74153实现函数：F(A,B,C)=m(0,2,4,5,6,7)6用与非门实现函数：F(A,B,C,D)=m(0,1,6,8,9,14,15)7设计一个检测交通信号灯工作状态的逻辑电路，每组信号灯由红、黄、绿三盏灯组成。正常工作情况下，任何时刻必须有一盏灯亮，而且只允许有一盏灯亮，其他情况出现，电路发生故障。试设计一个故障检测电路，提醒维护人员修理。要求用与非门实现电路逻辑。8某建筑物的自动电梯系统有5个电梯，其中3个是主电梯，2个备用电梯。当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。现设计一个监控主电梯的逻辑电路，当任何2 个主电梯运行时，产生一个信号（L1），通知备用电梯准备运行；当3个主电梯都在运行时，则产生另一个信号（L2），使备用电梯主电源接通，处于可运行状态。（提示：可以用数据选择器或译码器或全加器实现）974290由一个二进制计数器和一个五进制计数器组成，试用计数器74290设计一个5421编码的六进制计数器，画出设计的电路图和波形图。74290的逻辑符号如图4.9所示，Q0为二进制计数器输出，Q3Q1为五进制计数器输出；CP0为二进制计数器时钟输入，CP1为五进制计数器时钟输入。74290功能表如表所示。假设S9（1）、S9（2）已接地。图4.9 74290功能表R0（1）R0（2）S9（1）S9（2）CP0（CP1）Q3Q2Q1Q01100-00000011-10010000加法计数10.试设计一个燃油锅炉自动报警器。要求燃油喷嘴在开启状态下，如锅炉水温或压力过高则发出报警信号。要求列出真值表并用与非门实现。11.用与非门设计一个电路，输入为8421BCD码，当其值为1、2、3、4时，则输出函数F=1，其它8421BCD码输入情况下均为0。(画出逻辑图，输入允许反变量)15试用与或非门设计一个组合电路，当输入的8421BCD码小于或等于5时，输出为1，否则为0。五、逻辑函数化简与变换1（用代数法化简为最简与或式）2 （用卡诺图化简）. 系 班 姓名 座号 成绩 . 密 . 封 . 线 .密.封.线3（用代数法变换为与非-与非式）4用公式法变