数字电子课设正文.doc

数字日历牌1 设计任务描述1.1 设计题目：数字日历牌1.2 设计要求1.2.1 设计目的(1) 掌握数字钟的构成，原理和设计原理； (2) 熟悉集成电路的使用方法。1.2.2 基本要求(1) 能进行分，小时计时，有独立的时间显示器； (2) 显示星期，日，月；(3) 整点报时电路；1.2.3 发挥部分（1）校时（秒，分，小时快速校时）。（2）闹钟电路2 设计思路根据此次课程设计的要求,我设计的数字日历牌基本电路由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成组成计时系统。秒信号送入计数器进行计数，把累计的结果以“分”“时”“日”“周”“月”的十进制数字显示出来。 “分”“秒”显示分别由60进制计数器、译码器和显示器构成，“时”显示由24进制计数器、译码器和显示器构成。“日”显示由30进制计数器、译码器和显示器构成。 “月”显示由12进制计数器、译码器和显示器构成。另外，“周”由7进制计数器进行星期显示。（1）震荡电路设计：可采用由集成电路定时器555与RC组成的多谐震荡器。选用555定时器构成多谐振荡器，振荡器的频率为1000赫兹。（2）分频电路设计：采用三片74LS90级联，每片1/10分频，最终得到1HZ的方波信号供秒计数器进行计数。(3)时、分、秒、周、月计数电路设计：时间计数电路由秒个位和秒十位,分个位和分十位及时个位和时十位计数器电路组成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位为24制计数器。(4)译码显示电路设计：将计数器输出的8421BCD码转换成数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。(5)校时电路设计：用来对“时”、“分”、“秒”显示数字进行校对调整，保证了电子钟的准时，正常的工作。(6)整点报时电路：根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。使电子钟在时间整点自动报时,以起提示作用。 3 设计方框图扬声器整点报时计数译码器显示 校时电路多谐振荡电路秒信号分频电路 4 各部分电路设计及参数计算4.1秒信号产生电路设计及其参数计算 4.1.1 秒信号产生电路设计 图4.1 555振荡器与分频器的连接电路 本电路中的振荡器是由555定时器构成的多谐振荡器。由于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。工作原理：时间标准信号的频率很高，要得到秒脉冲，需要分频电路。振荡器产生的振荡频率为1000Hz，用3片74LS90进行分频后可得到1Hz的秒脉冲信号，再用一片74LS90构成五进制计数器将10Hz脉冲分频为0.5秒的脉冲信号,以备校时电路需要。 4.1.2秒信号产生电路参数计算参数标注如图4.1所示，555振荡器电路的震荡周期可由下式估算： T=t1+t2=1 ms t1=0.7(R1+R2+RRP+R2)C1 t2=0.7R2C1若选定脉冲占空比为0.6，可得 =0.6 t1=0.61ms=0.6ms t2=T-t1=1-0.6=0.4ms 取电容C=0.1F，则R2=5.714k 取标称值R2=5.1 k. R1+RRP=- R2=-5.4171000=8.57k 取R1=2k, RRP=10k. 4.2计数译码显示电路设计及其参数计算4.2.1计数器进制设计 图4.2 六十进制计数器秒计数器的电路形式很多，一般都是由一级十进制计数器和一级六进制计数器组成。图4.2所示是用两块中规模集成电路74LS290按反馈置零法串接而成。秒计数器的十位和个位，输出脉冲除用做自身清零外，同时还作为“分”计数器的输入信号。分计数器电路与秒计数器相同。 图4.3 二十四进制计数器 图4.3所示为二十四进制小时计数器，是用两片74LS90和与非门构成。向高位输送脉冲。 三十进制计数器 七进制计数器 十二进制计数器 图4.4 月显示为三十天记一月，但由于每月从1号起显示而不是从0号显示，故不能采用74LS90，而采用有预制端的十进制计数器74LS160，满30跳转到下一个状态为1，进入下一个循环。同理每周从周一显示，每年从1月显示，也需要预置。4.2.2译码和显示电路 译码就是把给定的代码进行翻译，变成相应的状态，用于驱动LED七段数码管，只要在它的输入端输入8421码，七段数码管就能显示十进制数字。选用的译码器为74LS48，输出高电平有效，接共阴极七段显示器。 设计中应注意的问题是在星期显示时，周六后是周日，不应显示“7”，此时应用显示器的灯测试功能，给LT端输入低电平，使其显示“日”的字样。 译码显示电路连接 周的译码显示电路 图4.5 4.3校时电路设计及其参数计算 校时电路如图所示,三个控制开关k1、k2、k3分别用来实现“时”，“分”、“秒”的校准。开关处于正常位置时，分别接高电平，与非门1、2被封锁，校准信号不能通过，正常计时。当按下S1，门3打开，0.5秒脉冲进入“时”计数器，同时使“分”置0，达到快速校时的目的。同理校分，使“秒”置零。“秒”校准开关是一个双置开关，正常时连接1秒脉冲，校时时连接0.5秒脉冲，送入“秒”计数器的CP端。电路中与非门选择四2输入非门74LS00，非门选用六反相器74LS04。 4.4 报时电路设计及其参数计算 图4.7 报时部分电路4.4.1控制门电路部分 当分、秒计数器计到59分50秒时，从50秒到59秒之间，只有秒个位在计数，而秒的十位，分的个位和十位不变，将它们相与，作为控制信号，去控制门1和门2。门1加1000赫兹的信号，同时又受到秒的QD、QA控制，即在51秒，53秒，55秒，57秒时门1被关闭，门2被打开，实现前四响为500赫兹低音，最后一响为1000赫兹高音。4.4.2音响电路部分该电路选用射极跟随器，推动扬声器发声。三极管选用高频率小功率管即可。三极管基极串2000欧限流电阻，基极输入高电平时处于放大状态，是为了防止晶体管饱和导通使扬声器两端电压高、电流过大烧坏扬声器。 5 工作过程分析本次设计的数字日历牌，实现对秒、分、时、星期、日、月数字显示的计时装置,小时的周期为24，显示满刻度为23时59分59秒，并具有手动校时功能和报时功能.本系统的设计电路由秒信号产生模块、电源模块、时钟译码显示电路模块、整点报时模块、校时模块、星期模块等几部分组成。振荡器产生稳定的高频脉冲信号作为数字钟的时间基准，然后经过分频器输出标准的秒脉冲。振荡器产生的振荡频率为1000Hz，用3片74LS90进行分频后可得到1Hz的秒脉冲信号，再用一片74LS90构成五进制计数器将10Hz脉冲分频为0.5秒的脉冲信号,以备校时电路需要。秒计数器计满60个CP（即60秒）后，其60进位输出作为分计数器的时钟，向分计数器进位，使分计数器计数；分计数器满60个CP(即60分)后，其60进位输出再作为时计数器的时钟，向时计数器进位，使时计数器计数，依次类推，时计数器计满24时向周计数器和日计数器进位，当十位输出为二，小时个位输出为四时，将整个电路清零。周计数器按照7进制规律（0001001000110100010101100111）计数。译码显示电路将计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。计时出现误差时可用校准电路校时，校分，校秒。整点报时是在离整点差9秒时，每2秒钟鸣叫一次，共响5次，前四次为低音500Hz，最后一声为高音1000Hz。并且这十秒内使进入74LS160计数器的秒脉冲有效，再经过译码器，10个输出端依次输出低电平，点亮发光二极管，造成旋光效果。闹钟功能是在预定闹钟时间后经过数值比较器判断是否和实际时间相同，当相同时闹钟铃响。 6 元器件清单序号元件名称规格及用途数量1 5G555多谐震荡器 1片 2 计数器 74LS90 14片 3 计数器 74LS160 6片 4 译码器 74LS48 15片 5 显示器 BS201 15片 6 比较器 74LS85 4片 7 六反向器 74LS04 2片 8 四二输入与门 74LS08 2片 9 二四输入与非门 74LS20 1片10 四二输入与非门 74LS00 3片11 六输入与门 74LS30 1片12 电阻 2 k 5个13 电阻 10 k 1个14 电阻 5.1 k 1个15 电阻 200 10个16 电容 0.1 uF 1个17 电容 0.01 uF 1个18开关 /3个 7 主要元器件介绍7.1计数器 74LS907.1.1引脚图 7.1.2功能表复位输入R0(1) R0(2)置位输入R9(1) R9(2)时钟CP INA输出QB QC QDH HH H L L L LL LH HL LL L L L H下 降 沿 下 降 沿下 降 沿下 降 沿L L LL L LL L H计 数计 数计 数计 数7.1.3 功能介绍是常用的二五十进制异步计数器，做八进制的就先把74LS90接成十进制的（INB与QA接，以CPA做输入，Q3做输出就是十进制的），然后用异步置数跳过一个状态达到八进制计数。以从0000计到0111为例：先接成加法计数状态，从上图中的74LS90功能表可知，在输出为1000时（既Q4为高电平时）把Q4输出接到R01和R02脚上（即异步置0），这个时候当计数到1000时则立刻置0，重新从0开始计。1000的状态为瞬时状态。 7.2计数器 74LS1607.2.1 引脚图 7.2.2 功能表清 零Cr预 置LD使 能S1 S2 时 钟 CP预 置 数 输 入A B C D输 出QA QB QC QD011110111 0 1 01 1 上 升 沿 上 升 沿 A B C D 0 0 0 0 A B C D 保 持 保 持 计 数7.3 数值比较器74LS857.3.1引脚图 7.2.1 功能表7.4 定时器5G5557.4.1 引脚图7.4.2 功能表在1脚接地，5脚悬空时，功能表如下：输入输出阀值输入VccVcc触发输入VccVcc复位0111输出010不变放电管T导通截止导通不变7.4.3 各引脚功能1脚：外接电源负端VSS或接地，一般情况下接地。2脚：低触发端3脚：输出端Vo4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。6脚：TH高触发端7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。 小 结数字钟是集模拟电子技术和数字电子技术为一体的一种综合应用，采用数字电路实现对时,分,秒数字显示的计时装置,整个电子钟主要由振荡器、分频器、计数器、译码显示器、校准正点报时电路等几部分组成。数字钟具有高度准确性和直观性，而且使用寿命更长。数字时钟更具人性化，更能提高人们的生活质量，更受人们欢迎。 通过本次设计，了解了中规模集成器件组成数字电子钟的基本原理，同时也很好的掌握了分频器、计数器、译码器显示等数字系统的实现方法。在设计的过程中，融入了自己的创新想法，增加了设计的兴趣。通过这次对数字钟的设计与制作，我了解了一些设计电路的步骤，同时也了解了关于数字钟的设计原理与设计思想，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六进制、十进制、六十进制的进位等接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。虽然设计时间很紧迫，但在设计的过程中我们还是学到不少东西的，由于有些芯片我们根本没有学过，我们在查找这些资料的过程中就学到了很多东西，有些芯片本来我们不懂的，但是经过查资料我们还是对那些不懂的芯片有了一定的了解。通过在图书馆查找资料，借阅大量图书，和自主学习，我学到了许多知识，比如TTL器件和CMOS器件的区别，是否能共用。还有发光二极管的工作原理，限流问题。开发了自己发散思维的能力。致 谢感谢我的指导老师曲延华老师在此次课程设计中给予我热情而耐心的指导。曲老师不仅在我的原理图、接线图初稿设计时纠正了我许多错误，还指导了我应该去查找哪些方面的资料去完善这次设计，弥补出现的设计漏洞。使我的设计有一个明确的主导思想，能够顺利而有条不紊地进行。其次我要感谢我的小组成员。在我设计出现障碍不能继续进行的时候，通过和他们一起讨论研究，最终攻克了许多难题，并且因为交流思