DSP课程设计.doc

吉林建筑工程学院电气与电子信息工程学院DSP芯片原理及应用课程设计报告设计题目：TMS320C54x和8051系列主机 的通信系统设计 专业班级： 信科072 学生姓名： 刘海龙 学 号： 10307212 指导教师： 迟耀丹 王超 设计时间： 2011.2.212011. 2.25 教师评语：成绩 评阅教师 日期 TMS320C54x和8051系列主机的通信系统设计报告一、课程设计目的本次课程设计是对理论讲授的一个应用和补充的过程，通过此次课程设计一方面使我们对课堂所学TMS320C54x系列芯片的原理知识进一步巩固和验证、对未学知识做一个补充，另一方面也增加了我们的感性认识，有助于加深对未学知识的理解，同时锻炼学生的实际动手能力和分析问题解决问题的能力。二、课程设计的内容利用TI公司的DSP芯片TMS320C54x的主机接口模板（HPI），设计与8051系列主机间的通信系统。实现TMS320C54x和主机间的通信。三、课程设计的要求1、达到能力要求：（1）设计合理的供电系统。（2）能正确复位。（3）设计合理的振荡系统。（4）利用HPI模块实现8051系列芯片为主机，TMS320C54x为协处理器进行通信的硬件原理。（5）设计主机控制软件和TMS320C54x系统软件实现通信。2、提交的设计材料要求：要求提交一份设计报告，要求如下：（1）用Protel画出硬件电路图，包括自行扩展电路。（2）写出主机控制软件和TMS320C54x系统软件的详单。（3）写出课程设计过程中的问题、解决问题的办法，现象。（4）字迹工整，文句通顺，正文用宋体小四字，行间距为28磅，标题一律用黑体四号字。（5）报告要用A4纸打印，字数要求10页以上，为统一封皮，装档上交，封皮格式见附录一。四、总体设计方案中断电路 8051系列芯片系统框图中断电路复位电路电源电路时钟电路74LVC16245A 芯片 TMS320C54x 芯片 复位电路 时钟电路图1 总体系统框图五、硬件系统设计5.1 TMS320C54x系列DSP简介TI公司在原来已被人们熟知的TMS320C1X、TMS320C25、TMS320C3X/4X、TMS320C5X、TMS320C8X的基础上发展了三种新的DSP系列，它们是：TMS320C2000、TMS320C5000、TMS320C6000系列，成为当前和未来相当长时期内TI DSP的主流 产品，前面提到的那些老型号产品均将被这三种新系列产品替代。C54x 包的总线结构括8 条16 比特宽度的总线，其中：一条程序总线（PB），三条数据总线（CB、DB、EB） ，四条地址总线（PAB CAB DAB EAB）。图2 TMS320C5402芯片引脚C5402的CPU 结构包括：(1) l40比特的ALU ，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。(2) l2个40比特的累加器，分为三个部分，保护位（3932 比特）、高位字（3116比特）、低位字（150 比特）。(3)l桶型移位器，可产生0到31比特的左移或0到16比特的右移。(4)l7x17比特的乘法器(5)l40比特的加法器(6)l比较选择和存储单元CSSU(7)l数据地址产生器DAGEN(8)l程序地址产生器PAGENC5402的外设包括(1)l通用I/O 引脚，XF 和BIO(2)l定时器(3)l PLL 时钟产生器(4)l HPI 口8 比特或16 比特(5)l同步串口(6)l带缓存串口BSP(7)l多路带缓存串口McBSP(8)l时分复用串口TDM(9)l可编程等待状态产生器(10)l可编程bank switching 模块(11)l 外部总线接口(12)l IEEE1149.1 标准JTAG 口依赖其并行的工艺特性和片上RAM 双向访问的性能，在一个机器周期内，C54x 可以执行4 条行并行存储器操作：取指令，两操作数读，一操作数写。使用片内存储器有三个优点:高速执行（不需要等待）,低开销,低功耗。C5402程序存储区有片内ROM 、DARAM、 SARAM ，这些区域可以通过软件配置到程序空间。当地址落在这些区域内，自动对这些区域进行访问，当地址落在这些区域以外，自动产生对外部存储器的访问。片内ROM（ 4K 16K 24K 28K 或48K 字）可能包括的内容有：(1)l引导程序，可以从串口、外部存储器、I/O 口或HPI 口引导(2)l256 字的率扩展表(3)l256 字的A 率扩展表(4)l 256 字的正弦表(5)l中断矢量5.2 8051系列主机简介8051单片机的引脚介绍MCS-51系列单片机有3种封装：（1）40脚双列直插封装（也称DIP封装）方式，44脚方形封装方式；（2）48脚DIP封，52脚方形封装方式；（3）68脚方形封装方式。其中40脚DIP和44脚方形封装为基本封装形式，8051就属于这两种封装形式。这两种封装形式的引脚完全一样，所不同的是排列不一样，方形封装芯片的4个边的中心位置为空脚（依次为1脚，12脚，23脚和34脚），左上角为标志脚，上方中心位置为1脚，其他引脚逆时针依次排列。图3单片机8051的引脚图（40脚DIP装封）。其中有2条主电源引脚，2条外接晶体引脚，4条控制或与其他电源复用的引脚，32条I/O脚，下面分别叙述这40条相脚的功能。图3 8051单片机的引脚图（1）电源引脚和 (20脚)：接地。(40脚)：正常操作及对EPROM编程和验证时接+5V电源。（2）外接晶体引脚和 (19脚)：接外部晶体的一端。在单片机内部，它是一个反向放大器的输入端，这个放大器构成了片内振荡器。当采用外部振荡器时，对于HMOS单片机，此引脚应接地；对于CHMOS单片机，此引脚作为驱动端。(18脚)：接外部晶体的另一端。在单片机内部，接至上述反向放大器的输出端。当采用外部振荡器时，对HMOS单片机，此引脚接收振荡器的信号，即把此信号直接接到内部时钟发生器的输入端；对CHMOS单片机，此引脚应悬浮。 （3）控制或与其它电源复用引脚/，/，和/(9脚)：当振荡器运行时，在此引脚上出现两个机器周期以上的高电平，将使单片机复位；掉电期间，此引脚可接备用电源，以保持内部RAM的数据不丢失；当掉到低于规定水平，而在其规定的电压范围(50.5V)内，向内部RAM提供备用电源。 /(30脚)：当访问外部存储器时，MCS-51系列单片机即用P0口作为低8位地址输出口，又作为数据输入/输出口。为了使地址与数据不至于混淆，通常先送地址再传送数据。(允许地址锁存)将P0口输出的低8位地址锁存，从而实现低位地址与数据的分离。即使不访问外部存储器，端仍以不变的频率周期性地出现正脉冲信号，此频率为振荡器频率的1/6。因此，它可以用做对外输出的时钟，或用于定时目的。 (29脚)：是外部程序存储器的读选通信号。在外部程序存储器取指令(或常数)期间，每一个机器周期两次有效。每当访问外部数据存储器时，这两次有效的信号将不出现。同样可以驱动8个LSTTL输入。 /(31脚)：当端保持高电平时，访问内部程序存储器，但在PC(程序计数器)值超过0FFFH(对于8051)时，将自动转向访问外部存储器。当端保持低电平时，不管是否有内部程序存储器，则只访问外部程序存储器。 （4）输入/输出引脚P0口、Pl口、P2口和P3口 P0口(P0.0P0.7共8条引脚，即3932脚)：是双向8位三态I/O口。在访问外部存储器时，可分时用做低8位地址线和8位数据线；在EPROM编程时，它输入指令字节，而在验证程序时，则输出指令字节。P0口能驱动8个LSTTL输入。P1口(P1.0Pl.7共8条引脚，即18脚)：Pl口是一个带有内部上拉电阻的8位双向I/O口。在EPROM编程和程序验证时，它接收低8位地址，能驱动4个LSTTL输入。P2口(P2.0P2.7共8条引脚，即2128脚)：P2口是一个带有内部上拉电阻的8位双向I/O口。在访问外部存储器时，它送出高8位地址。在对EPROM编程和程序验证时，它接收高8位地址，能驱动4个LSTTL输入。P3口(P3.0P3.7共8条引脚，即1017脚)：P3口是一个带有内部上拉电阻的8位双向I/O口。在8051单片机中，这8个引脚都有各自的第二功能，在实际工作中，大多数情况下都使用P3口的第二功能。P3口的第二功能，表1表示出了P3口的第二功能。表1 P3口的第二功能口线第二功能名称P3.0RXD串行数据接收端P3.1TXD串行数据发送端P3.2INT0外部中断0申请输入端P3.3INTl外部中断l申请输入端P3.4T0定时器0计数输入端P3.5T1定时器1计数输入端P3.6WR外部RAM写选通P3.7RD外部RAM读选通单片机的引脚除了电源、复位、时钟接入和用户I/O口外，其余引脚都是为了实现系统扩展而设置的。这些引脚构成了三总线形式，见图5-3所示。 （1）地址总线(AB)：地址总线宽度为l6位，因此外部存储器直接寻址范围为64KB。16位地址总线由P0口径地址锁存器提供低8位地址(A0A7)，P2口直接提供高8位地址(A8Al5)。 （2）数据总线(DB)：数据总线宽度为8位，由P0口提供。（3）控制总线(CB)：由P3口的第二功能状态和4根独立控制线，组成。5.3 74LVC16245A简介74LVC16245A是TI公司的一种16位双向总线收发器。它可以接收高达5.5V的高电平,而输出的高电平可以达到3.3V左右, 内部包括16路结构单元。图4 74LVC16245A1软件设计HPI的数据传输分为两部分：外部传输和内部传输。外部传输是指主机和HPI寄存器之间的传输,由主机发出指令完成。内部传输是指HPI寄存器和DSP内部RAM之间的传输,由DSP内部的DMA控制器自动完成。主机在进行外部传输时,要先检查内部传输是否完成,这是通过检测HRDY信号实现的。外部传输操作的一般步骤是： 检查HRDY信号的电平。为高,表示可以进行传输;为低,表示DSP正在进行内 部传输,此时不能进行外部传输。 主机发出指令,设置HCNTL0、HCNTL1、HBIL、HR/W信号的状态,以确定读或写的寄存器以及字节的选择。 主机发出时序控制信号,按时序进行操作,从而完成一次外部传输。2编程时还要注意以下问题 由于DSP的数据是16位,而单片机的数据是8位,所以单片机要分两次将数据传给DSP,即将16位的数据分成两个字节来传输。这时,可以通过控制HPI口的HBIL信号来指定此次传输的是第1个还是第2个字节。另外,还要通过HPI的控制寄存器(HPIC)中的BOB位来指定第1个字节作为高8位还是低8位,所以主机在访问HPI时,应首先对HPIC进行初始化,并注意对BOB位的设置。HPIC的各位设置如下： 主机对地址寄存器(HPIA)的写操作会初始化一次内部传输。当主机通过两次对HPIA的写操作后,HPIA就得到了主机要访问的地址。这时内部的DMA控制器就会根据这个地址将相应单元的内容读到HPI内部的数据锁存器中,再对HPID进行两次读操作就可以将数据读出。如果将HPIA设置成自动递增模式,就会在数据传输的同时完成HPIA加1,于是又启动了一次内部传输。这样有利于数据的连续转移。 注意设置HPIC中的XHPIA位。XHPIA1时,表示对DSP的7位扩展地址进行操作;XHPIA0时,表示对DSP的低16位地址进行操作。由于DSP复位后,XHIPA的状态是不确定的,所以必须首先对XHPIA进行设置。 主机和DSP可以互相中断。主机通过向HPIC中的位DSPINT写入1来中断DSP。该位总是被读出为0,而且DSP对该位的写操作是无用的。而DSP要中断主机时,向HPIC中的位HINT写入1,这时HPI的接口引脚被置低,从而使主机产生中断。该位总是读出为1,主机可以对该位写1来清除中断,这时引脚就恢复高电平。5.4 复位电路在上电或复位过程中，控制CPU的复位状态：这段时间内让CPU保持复位状态，防止CPU发出错误的指令、执行错误操作，也可以提高电磁兼容性能。复位电路如图5所示：TMS320C54x与其他微处理器一样，在启动时都需要复位。使CPU 及系统各部件处于确定的初始状态，并从初始状态开始工作。TMS320C54x的复位信号是从RST引脚输入到芯片内的施密特触发器中的。当系统处于正常的工作状态时，且振荡器稳定后，如RST引脚上有一个高电平并维持2个机器周期（24个振荡周期），则CPU就可以响应并将系统复位。因外部的复位信号与内部时钟异步的，所以在每个机器周期的S5P2都对RST引脚上的状态采样。当在RST端采样到“1”信号且该信号维持19个振荡周期以后，将ALE和PSEN接成高电平，使器件复位，在RST端电压变低后，经1个2个机器周期后退出。PSEN引脚拉成低电平，则会引起芯片进入不定状态。 图5 复位电路5.5 时钟电路振荡器的等效电路如图6所示。在图中给出了外接元件，即外接晶体及电容C2，C3，并组成并联谐振电路在电路中，对电容C2和C3的值要求不是很严格，如使用高质的晶振，则不管频率为多少，C2，C3通常都选择30pF。有时，在某些应用场合为了降低成本，晶体振荡器用陶瓷振荡器代替，则电容C2，C3的值取47pF。我选用内部振荡电路，电容C2，C3的值取30pF。图6晶振电路六、软件系统设计七、心得体会以往每做一次课程设计，感觉自己的收获总