数字电路域逻辑设计6-1.ppt

时序逻辑电路任何时刻的输出不仅取决于当时的输入信号 而且还取决于电路原先的工作状态 即与以前的输入信号及输出也有关系 6 1时序逻辑电路概述 由T触发器的状态方程和电路的输出方程 可以画出电路的工作波形图 CP X Q Z Q Z a b c d 图6 1 2图6 1 1所示电路工作波形 结论 时序逻辑电路在结构上有两个特点 第一 包含组合逻辑电路和存储电路 触发器电路 两部分 第二 组合电路至少有一个输出反馈到存储电路的输入端 存储电路的状态至少有一个作为组合电路的输入 与其他输入共同决定电路的输出 初态0 初态1 Z z1 z2 zj W w1 w2 wk Y y1 y2 yl X x1 x2 xi 图6 1 3时序电路方框图 时序电路可分为同步时序逻辑电路和异步时序逻辑电路 同步时序逻辑电路 所有存储电路的状态变更是由时钟脉冲同步更新的 异步时序逻辑电路 各存储电路的状态变更不是同时发生的 或者不是由同一个时钟控制的 如触发器等 6 2 1时序逻辑电路的分析步骤 6 2时序逻辑电路分析 6 2 2寄存器 移位寄存器 6 2 3同步计数器 6 2 4异步计数器 6 2 1时序逻辑电路的分析步骤 1 根据给定的时序逻辑电路 写出存储电路 如触发器 的驱动方程 输入信号的逻辑表达式 2 写出存储电路的状态 转移 方程 并根据输出电路 写出输出函数表达式 3 由状态转移方程和输出函数表达式 列出状态转移表 真值表 或画出状态转移图 4 画工作波形图 时序图 5 归纳时序逻辑电路的逻辑功能 1J 1K 1 Q1 C1 1J 1K 2 Q2 C1 1J 1K 3 Q3 C1 图6 2 1例6 1逻辑图 CP Z 例6 1分析如图6 2 1所示的同步时序逻辑电路 解 1 写出各级触发器的驱动方程 激励函数 2 根据驱动方程和触发器特征方程 写出各级触发器的状态转移方程 写出输出表达式 状态转移方程 输出方程 各触发器在驱动方程和时钟的驱动下的状态转移情况 就是电路的状态转移情况 分析时序电路的逻辑功能 就是要从电路的状态转移情况中找出变化的规律 进行归纳和总结 3 列写状态转移表 画出状态转移图 要给出初态 4 画工作波形图 1D 4 Q4 C1 1D Q Q C1 D1 存数指令 图6 2 41位数寄存单元 D4 图6 2 54位数码寄存器 1D 1 Q1 C1 D1 1D 2 Q2 C1 D2 1D 3 Q3 C1 D3 CP 数码寄存器 数码寄存器是能够存放二进制数码的电路 由于触发器具有记忆功能 因此可以作为数码寄存器电路 图6 2 4和图6 2 5分别为由D触发器构成的1位和4位数码寄存器 6 2 2寄存器 移位寄存器 图6 2 6左移移位同步寄存器 1D 4 Q4 C1 1D 3 Q3 C1 1D 2 Q2 C1 1D 1 Q1 C1 vI 移存脉冲CP 移位寄存器 具有移位 左移 右移 双向 功能的寄存器 在移存脉冲的作用下 第i 1级触发器的状态存入到第i级触发器 实现了数码向左移存 1D 4 C1 1 1D 3 C1 1 1D 2 C1 1 1D 1 Q4 Q3 Q2 Q1 C1 1 移存脉冲CP 右移输入A 控制M 左移输入B 图6 2 7双向移位同步寄存器 M 0 左移 序列从B输入 M 1 右移 序列从A输入 移位寄存器的应用 移位寄存器的数字系统中应用广泛 算术应用线路上信息的传递是串行 而终端的输入或输出是并行 因此需要串行转并行或并行转串行 用移位寄存器可以实现 节拍延迟分频序列信号发生器 1 实现数码串 并行转换 a 串行转换成并行 所谓五单位信息 是由 位二进制数码组成一个信息的代码 电路中的移存脉冲CP1与代码的码元同步 并行读出脉冲CP2必须在经过 个移存脉冲后出现 串行读入 并行一次读出 假设串行输入五单位数码为 10011 左边先入 在移存脉冲作用下 位移位寄存器的状态变化情况如下 2 并行转换成串行 并行一次读入 串行读出 表6 2 3五单位数码并行转换成串行的状态转移情况 清零 取样 并入 串出 取样 并入 串出 0 0 1 Q1 Q2 Q3 Q4 Q5 图6 2 11并 串转换波形举例 1 2 3 4 5 6 7 8 9 10 D11 D12 D13 D14 D15 1 0 0 1 1 1 1 0 1 1 CP 并行取样脉冲M RD 0 1 0 1 并行取样脉冲M与移存脉冲CP之间必须满足关系 其中fCP为移存脉冲频率 fM为并行取样脉冲频率 n为触发器个数 0 1 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 当移位寄存器串行输入 串行输出时 输出信号比输入信号延迟了n个移存脉冲周期 起到了节拍延迟的作用 延迟时间为 5 移位寄存器实现乘法或除法运算 左移为乘 右移为除 0100 1000 左移补零 乘以 其中TCP为移存脉冲的周期 n为移存器的位数 4 移位寄存器还可构成计数分频电路 序列信号发生器等 3 用于脉冲节拍延迟 右移补零 除以 集成移位寄存器 例6 2分析图6 2 13所示4位右移移位寄存器电路 解根据D触发器的状态方程和激励函数 可以写出 逻辑图 表6 2 4图6 2 13所示电路功能表 J K D0 D1 D2 D3 SH LD CP CR Q3 Q3 Q2 Q1 Q0 2 3D 2 3D 1 3K 1 3J C3 1 M2 LOAD M1 SHIFT R SRG4 图6 2 14CT54S195 74S195逻辑符号 应用 图6 2 15 6 2 16 表6 2 5CT54194 CT74194功能表 集成4位双向移位寄存器CT54194 CT74194 DSL为左移串行数据输入端 DSR为右移串行数据输入端 M1M0为工作方式控制端 M1M0 01 右移 M1M0 10 左移 M1M0 11 取样 M1M0 00 保持 作业 6 3 选读 J D0 D1 D2 D3 CP SH LD CR K Q3 Q3 Q2 Q1 Q0 SRG4 图6 2 157位串行 并行转换器 Q3 Q2 Q1 Q0 J D0 D1 D2 D3 CP SH LD CR K Q3 Q3 Q2 Q1 Q0 SRG4 Q6 Q5 Q4 串行输入DI 0 1 CP CR 并行输出 Q7 J D0 D1 D2 D3 CP SH LD CR K Q3 Q3 Q2 Q1 Q0 SRG4 图6 2 167位并行 串行转换器 J D0 D1 D2 D3 CP SH LD CR K Q3 Q3 Q2 Q1