第二章 8086系统结构[2-2].ppt

23 42 微型计算机原理与接口技术 第三讲 23 42 2 第二章8086系统结构 80 x86系列微处理器是8086的延伸8086CPU结构8086CPU引脚及功能8086CPU存储器组织8086CPU系统配置8086CPU时序 内容提要 23 42 3 2 38086存储器组织 一 存储器地址的分段1 存储器地址的分段8086的地址线20根 可寻址的存储空间为220 1MB 个存储单元 8086系统中的存储器是一个最多1M个8位数量的字节序列 即可寻址的存储空间为1M字节 系统为每个字节分配一个20位的物理地址 对应16进制的地址范围从00000H FFFFFH 物理地址 存储器的绝对地址 00000H 60000H60001H60002H60003H60004H FFFFFH 12H F0H 1BH 08H 23 42 4 2 38086存储器组织 一 存储器地址的分段1 存储器地址的分段以字节为单位存储信息 每个存储单元对应唯一的地址 在存储器中任何两个相邻的字节被定义为一个字 在一个字中的每一个字节有一个地址 并且这两个地址中的较小的一个被用来作为该字的地址 问题 8086的内部寄存器是16位 地址的宽度大于字长 如何生成20位物理地址 物理地址 存储器的绝对地址 60000H60001H60002H60003H60004H 12H F0H 1BH 08H 23 42 5 2 38086存储器组织 解决办法 存储器分段8086 8088系统的存储空间1M字节 即220 要20位物理地址 CPU内部寄存器只有16位 只能寻址216 64K字节 整个存储中间分成许多逻辑段 把1MB内存空间分成若干段 每段最大可达64KB 可由16位寄存器进行寻址 23 42 6 2 38086存储器组织 分段管理的特点 1 每段容量不超过64K字节 在程序代码量 数据量不是太大的情况下 可使它们处于同一段内 即使它们在64KB的范围内 这样可以减少指令长度 提高指令运行速度 2 允许各个逻辑段在整个存储空间中浮动 3 段和段之间可以连续 也可以分开或重叠 4 物理地址与逻辑地址并不是一一对应的 比如2000 0202H 2010 0102H 20202H 23 42 7 2 38086存储器组织 2 物理地址形成物理地址 存储器的绝对地址 20位 物理地址与存储单元一一对应关系 如 20202H 逻辑地址 是指段地址和偏移地址 是指令中引用的形式地址 一个逻辑地址只能对应一个物理地址 而一个物理地址可以对应多个逻辑地址 如 2000 0202H 段基址 是指一个段的起始地址 如 2000H 偏移地址 段内存储单元相对段基址的距离 字节数 也叫偏移量 Offset 同一个段内 各个存储单元的段地址是相同的 偏移地址是不同的 如 0202H 23 42 8 2 38086存储器组织 2 物理地址形成程序设计时 使用的是逻辑地址 逻辑地址由段基址和偏移量构成 均为16位 由逻辑地址获得物理地址的计算公式 物理地址 段基值 16 偏移量 23 42 9 2 38086存储器组织 一 存储器地址的分段例1 以8086CPU复位后如何形成启动地址为例 说明物理地址的计算方法 复位时CS的内容为FFFFH IP的内容为0000H 复位后的启动地址由CS段寄存器和IP的内容共同决定 即 启动地址 CS 16 IP FFFF0H 0000H FFFF0H 23 42 10 2 38086存储器组织 一 存储器地址的分段例2 设 CS 4232H IP 66H 23 42 11 2 38086存储器组织 一 存储器地址的分段例3 设 DS 2234H EA 22H 23 42 12 2 38086存储器组织 一 存储器地址的分段3 逻辑地址来源 段基址 由段寄存器CS DS SS和ES提供 偏移量 由BX BP IP SP SI DI或根据寻址方式计算出的有效地址EA EffectiveAddress 提供 注意 每个存储单元有唯一的物理地址 但它却可由不同的 段基址 和 偏移量 组成 例如 1200H 0345H 12345H1100H 1345H 12345H 除非专门指定 一般情况下 段在存储器中的分配是由操作系统负责的 寻址方式举例 MOVAX BX 源操作数的寻址方式 寄存器间接寻址 MOVAX BX SI 源操作数的寻址方式 基址变址寻址 23 42 13 2 38086存储器组织 一 存储器地址的分段表2 7段寄存器使用时的一些基本约定 23 42 14 2 38086存储器组织 二 8086存储器的分体结构1 分体结构概念8086系统中 存储器是分体结构 1M字节的存储空间分成两个512K字节的存储体 一个是偶数地址存储体 一个是奇数地址存储体 两个存储体采用字节交叉编址方式 23 42 15 2 38086存储器组织 二 8086存储器的分体结构1 分体结构概念BHE AD0的代码组合和对应的操作 23 42 16 2 38086存储器组织 二 8086存储器的分体结构2 分体结构读写操作字节存储 一个字节存放在一个单元 字存储 一个字存于相邻两个单元 低位字节在低地址 高位字节在高地址 且字单元的地址以低位地址表示 一个字可以从偶地址开始存放 也可以从奇地址开始存放 例如 00100H 1234H 00130H 0152H 23 42 17 2 38086存储器组织 二 8086存储器的分体结构从偶地址读一个字节 23 42 18 2 38086存储器组织 二 8086存储器的分体结构 例 从偶地址读一个字节 23 42 19 2 38086存储器组织 二 8086存储器的分体结构从奇地址读一个字节 23 42 20 2 38086存储器组织 二 8086存储器的分体结构 例 从奇地址读一个字节 23 42 21 2 38086存储器组织 二 8086存储器的分体结构从偶地址上读 写一个字 只需访问一次存储器 也即需要一个总线周期 从偶地址读一个字 低位字节在偶地址 高位字节在奇地址 23 42 22 2 38086存储器组织 二 8086存储器的分体结构 23 42 23 2 38086存储器组织 二 8086存储器的分体结构从奇地址上读 写一个字 需两次访问存储器 也即需要两个总线周期 从奇地址读一个字 第一次取奇地址上数据 第二次取偶地址上数据 对准存放 只需一个总线周期 23 42 24 2 38086存储器组织 二 8086存储器的分体结构 例 从奇地址读一个字 23 42 25 2 38086存储器组织 二 8086存储器的分体结构3 存储器与总线连接 8086系统 23 42 26 2 38086存储器组织 三 堆栈的概念1 堆栈的定义在存储器中开辟一个区域 用来存放需要暂时保存的数据 比如 存放返回地址 过程参数或需要保护的数据 用途 常用于响应中断或子程序调用 数据暂时存放 2 堆栈段构成及特点8086系统中的堆栈段是由段定义语句在存储器中定义的一个段 堆栈段容量小于等于64K字节 段基址由堆栈寄存器SS指定 栈顶由堆栈指针SP指定 堆栈地址由高向低增长 栈底设在存储器的高地址区 23 42 27 2 38086存储器组织 三 堆栈的概念1 堆栈的工作方式及特点队列 按 先进先出 FIFO 的方式组织的存储空间 堆栈 按 先进后出 FILO 或 后进先出 LIFO 的方式组织的存储空间 栈 操作特点 每次压栈和退栈均以字为单位 低字节在偶地址 高字节在高地址 地址增长方式 向上增长即 栈底设在存储器的高地址区 堆栈地址由高向低增长 自动变量的分配 分配在堆栈段 堆 全局变量的分配 分配在数据段 23 42 28 2 38086存储器组织 堆栈操作每次压栈和退栈均以字为单位 SP SS SS 压栈前 退栈后 高 低 低 高 高 12H SS F0H SP 压栈后 低 高 SP F0H 12H 23 42 29 2 38086存储器组织 栈底设在存储器的高地址区 堆栈指针SP永远指向栈顶 例1 若已知 SS 1000H SP 2000H栈顶地址 设AX 2000H BX 3000H若执行指令 PUSHAXPUSHBXPOPAX后 则栈顶地址和栈顶两个字节 以及AX BX的内容 23 42 30 2 38086存储器组织 例1 堆栈操作 压栈前 退栈后 高 低 低 高 高 压栈后 低 高 SP 12000H 10000H 12000H 10000H 12000H 10000H SP SP 00H 20H 30H 00H 10000H 00H 20H 00H 30H 00H 00H 30H 00H 20H 00H 30H 23 42 31 2 38086存储器组织 例1 堆栈操作 若已知 SS 1000H SP 2000H栈顶地址 12000H执行指令后 则栈顶地址 12000H 4 2 11FFEH 而11FFEH的内容为00H 11FFFH的内容为20H AX 3000H BX 3000H 23 42 32 2 38086存储器组织 例2 堆栈操作假如当前 SS C000H 堆栈段 64K SP 1000H若 AX 3322H BX 1100H CX 6655H 执行指令PUSHAX PUSHBX 再执行指令POPCX 此时堆栈中内容发生什么变化 AX BX CX中的内容是什么 动画演示 23 42 33 2 38086存储器组织 三 堆栈的概念 23 42 34 2 38086存储器组织 三 堆栈的概念4 堆栈操作注意事项 每次压栈和退栈均以字为单位先进入的内容后弹出PUSH和POP的指令要成对 23 42 35 第二章8086系统结构 80 x86系列微处理器是8086的延伸8086CPU结构8086CPU引脚及功能8086CPU存储器组织8086CPU系统配置8086CPU时序 内容提要 23 42 36 2 48086系统配置 一 简述1 系统配置方式最小模式 CPU的管脚MN MX 接高电平 5V 最大模式 CPU的管脚MN MX 接低电平 地 2 系统配置特点最小模式是单机系统 系统中所需要的控制信号全部由8086CPU本身直接提供 最大模式可构成多处理机系统 系统中所需要的控制信号由总线控制器8288提供 3 CPU的24 31 34引脚意义不同 见表2 10 23 42 37 2 48086系统配置 二 最小模式系统1 系统配置方式以8086CPU构成最小模式的基本配置 CPU的管脚MN MX 接高电平 5V 除了存储器 I O芯片和基本时钟发生器8284外 还有用于地址的锁存器8282 或8283 以及用于数据的缓冲器8286 或8287 23 42 38 2 48086系统配置 最小模式系统 23 42 39 2 48086系统配置 二 最小模式系统1 时钟发生器8284产生CLK信号 作为8086CPU的内部和外部的时间基准信号由驱动门电路进行功率放大 23 42 40 2 48086系统配置 二 最小模式系统2 地址锁存器8282 82838282 8283是三态缓冲的8位数据锁存器8282的输入和输出信号同相8283的输入和输出信号反相 23 42 41 2 48086系统配置 二 最小模式系统3 双向数据总线收发器8286 82878286 8287是三态8位双向数据收发器 增加驱动能力8286的输入和输出信号同相8287的输入和输出信号反相 23 42 42 2 48086系统配置 三 最大模式系统1 系统配置方式与最小模式系统相比较 主要区别是最大模式系统中增设了一个总线控制器8288和一个总线仲裁器8289 8086CPU输出的状态信号S2 S0同时送给8288和8289 由8288输出8086CPU系