汽车尾灯控制电路 VHDL.doc_第1页
汽车尾灯控制电路 VHDL.doc_第2页
汽车尾灯控制电路 VHDL.doc_第3页
汽车尾灯控制电路 VHDL.doc_第4页
汽车尾灯控制电路 VHDL.doc_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

可编程逻辑器件设计大作业题 目 汽车尾灯控制电路 学 院 班 级 姓 名 学 号 2013年12月20日题 目:汽车尾灯控制电路一、 设计要求:假设汽车尾部左右两侧各有3个指示灯(用发光二极管模拟)1)汽车正常运行时指示灯全灭。2)右转弯时,右侧3个指示灯按右循印顺序点亮。3)左转弯时,左侧3个指示灯按左循别顺序点亮。4)临时刹车时,所有指示灯随着CP时钟脉冲同步闪烁。二、总体设计:1、总体结构图:开关控制电路译码电路74138显示驱动电路记数电路74161R1R2R3 L1L2L3脉冲产生电路5552、顶层原理图:三、单元模块设计1、各模块功能LEFT LPRIGHT RPBRAKE LRNIGHT BRAKE_LED NIGHT_LEDCTRL汽车尾灯主控模块工作框图如上图CLK LP LEDLLR LEDBBRRAKE LEDNNIGHT LC左边灯控制模块的工作框图如上图CLK RP LEDRLR LEDBBRRAKE LEDNNIGHT RC右边灯控制模块的工作框图如上图2、VHDL源程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;use ieee.STD_LOGIC_UNSIGNED.ALL;ENTITY weideng IS -实体 port(clk,tright,tleft:IN STD_LOGIC; -端口说明 rightdeng:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); leftdeng:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END ENTITY weideng; ARCHITECTURE qiche OF weideng IS -结构体部分 SIGNAL leftd:STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL rightd:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINcontrol:PROCESS(clk,tleft,tright)BEGIN IF clkEVENT AND clk=1THEN IF rightd=01THEN -右信号 rightd=11; ELSE rightd=(rightd-1); END IF; IF leftd=01THEN -左信号 leftd=11; ELSE leftd=(leftd-1); END IF; END IF;END PROCESS control;proout:PROCESS(clk,tright,tleft,rightd,leftd)BEGIN IF clkEVENT AND clk=1THEN IF tright=1THEN -右信号有效时 leftdengrightdengrightdengrightdengrightdeng=000; END CASE; ELSIF tright=0THEN -右信号无效 rightdeng=000; -右边3个灯全灭 END IF; IF tleft=1THEN -左信号有效 rightdengleftdeng leftdeng leftdeng leftdeng=000; END CASE; ELSIF tleft=0THEN -左信号无效 leftdeng=000; -左边3个灯全灭 END IF; END IF; IF tleft=1AND tright=1 THEN -左右信号都有效时6个灯全亮 leftdeng=111; rightdeng=111; ELSIF tright=0AND tleft=0THEN -左右信号都无效时6个灯全灭 leftdeng=000; rightdengNew Project Wizard进入新建工程对话框单击Next进入新建工程路径、名称、顶层实体指定对话框(选择好保存路径、输入工程名为weideng),由于只是进行功能和时序仿真,所以直接单击Finish即可。其次是建立VHDL程序文件(选择FileNew打开新建文件对话框选择VHDL File即可)。最后是输入汽车尾灯控制电路程序代码保存对该工程文件进行全程编译处理。如果在编译的过程中发现有错误,则找出并更正错误,直至编译成功为止。4、波形仿真:先选择FileNew Other FilesVector Waveform File单击OK即可在name下单击鼠标右键InsertInsert Nodoe or BusNode Finder先在Filter:中选择Pins:allList单击“”符号添加所有引脚OKOK设置好电平后保存。再选择ProcessingSimulator Tool在Simulation mode:栏选择Functional(如果是进行时序仿真要选择Timing、进行功能仿真选择Functional)Generate Functional Simulation NetliststartReport完成了功能仿真。进行时序仿真与功能仿真的步骤差不多,只是要在Simulation mode栏选择Timing就行了。仿真结果:由上图仿真的波形可以

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论