EDA技术与VHDL课程设计数字式竞赛抢答器.doc

物理与电子信息系 课程设计报告 课程名称： EDA技术与VHDL课程设计 题 目： 数 字 式 竞 赛 抢 答 器 学生姓名： 侯信聪 郭湘 学 号： 11409328 11409313 系 部： 物理与电子信息工程系 专业年级： 11级电子信息工程（3）班 指导教师： 姚 毅 职 称： 助 教 湖南人文科技学院物理与电子信息系制 指导教师评语： 指导教师签名： 年 月 日成绩评定项 目权重成绩侯信聪郭湘1、设计过程中出勤、学习态度等方面0.22、课程设计质量与答辩0.53、设计报告书写及图纸规范程度0.3总 成 绩 教研室审核意见：教研室主任签字： 年 月 日教学系审核意见： 主任签字： 年 月 日 摘要 数字式竞赛抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个选手按下按键后，则在数码管上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。若抢答时间内无人抢答，蜂鸣器产生振动。回答完问题后，由主持人进行评分，重新开始下一轮抢答。本文为完成抢答器的逻辑功能，主要分为抢答锁定模块、计分显示模块、发声模块进行设计。本设计采用了VHDL语言在Quartus II 6.0环境进行仿真编译，通过分析仿真结果，然后在EDA/SOPC实验开发系统GW48-PK2进行硬件具体实现。竞赛抢答器在各种比赛上均有应用，所以对其的工作原理了解和设计是很有意义的。关键词:抢答器 硬件描述语言(VHDL) QuartusII6.0 模块 目录 第1章 抢答器.2 1.1 抢答器简单介绍.2 1.2 抢答器作用.2 第2章 总体设计及思路.3 2.1 设计指标和要求.3 2.2设计思路与总体框图.3 第3章 电路模块设计.5 3.1 按键锁存模块.5 3 .1.1程序编译.5 3.2 计分显示模块.7 3 .2.1程序编译.7 3.3发声模块.11 第4章 硬件测试及实现. .12 4.1程序运作步骤.12 4.2仿真.12 4.3引脚锁定.13 总结和致谢. .14 参考文献.15 第1章 抢答器1.1 抢答器简单介绍竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。通过主持人进行加分减分操作以及下一轮比赛的开始。 1.2 抢答器作用 在电视和学校中我们会经常看到一些智力抢答的节目，如果要是让抢答者用举手等方法进行判定的话，主持人很容易误判，会造成抢答的不公平，比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。为了使这种不公平不发生，只有靠电子产品的高准确性来保障抢答的公平性。 第2章 总体设计及思路 2.1 设计目的 培养利用EDA技术知识，解决电子设计自动化中常见实际问题的能力，积累实际的EDA编程。通过本课程设计的学习，复习所学的专业知识，使课堂学习的理论知识应用于实践。培养综合运用已学知识解决实际工程技术问题的能力、查阅图书资料和各种工具书的能力、工程绘图能力、撰写技术报告和编制技术资料的能力，接受一次电子设计自动化方面的基本训练。2.2 设计指标和要求题目数字式竞赛抢答器1) 设计一个可容纳6组(或4组)参赛的数字式抢答器，每组设一个按钮，供抢答使用。2) 抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。3) 设置一个主持人“复位”按钮。4) 主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出23秒的音响。5) 设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。 2.3设计思路与总体框图 2.3.1设计思路本次设计使用原理图的方法设计一个数字式竞赛抢答器，整个系统有三个模块：按键锁存发声模块、发声模块和计分显示模块。设计前分别实现单个模块的功能，然后再通过QUARTUS II 6.0 软件实现对整个系统的设计再利用EDA/SOPC实验开发系统GW48-PK2进行硬件实现。总体思路:按键锁存(锁定抢答到的组员)-led灯亮（显示抢答到的组次号码）-加或减分10分（答题后根据正确与否，主持人按动加分或减分按钮）-支持人按动重置按钮新一轮抢答开始，如此循环！具体如：根据系统设计要求可知，系统的输入信号有：各组的抢答按钮键1,2,3,4，分别代表四组才赛队伍。系统清零信号CLR，系统时钟信号CLK，计分复位端rst，加分按钮键6，减分按钮键5，系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD、，四个组抢答时的抢答时的计时数码显示开始分数100分，抢答成功组对应的LED灯亮起。本系统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计分功能；各组得分的累加和动态显示功能。当主持人按下使能端CLR时，抢答器开始工作，ABCD四个抢答者谁先抢答成功则此选手的台号灯（LEDA-LEDD）将点亮，并且主持人前的组别显示数码将显示出抢答成功者的台号，扬声器发出2-3秒的音响，第一个组抢答结束后，其他组的抢答均为无效，即为锁存功能。接下来主持人提问若回答正确，主持人按加分按钮键6，若回答错误，按减分按钮键5，抢答计分模块JFQ将给对应的组加分或者减分，并将组该的总分显示在对应的选手计分数码管上。完成第一轮抢答后，主持人清零，接着重新开始。 2.3.2详图参见附录图 第3章 电路设计模块3.1 按键锁存模块 3 .1.1程序编译 模块图形如下 ： 图（1） 正确使用QUARTUS II 6.0 软件，对应的VHDL程序进行编译，编译成功后然后打包即可。LIBRARY IEEE;USE IEEE.std_logic_1164.all;USE IEEE.std_logic_unsigned.all;ENTITY love is port(clk,in1,in2,in3,in4,rst:in std_logic;-clk:1hz时钟；in1,in2,in3,in4：四组输入；rst：复位信号 o1,o2,o3,o4,o5:out std_logic);-o1,o2,o3,o4,o5:输出信号end love;architecture one of love is signal block1:std_logic; begin p1:process(clk,in1,in2,in3,in4) variable count:std_logic_vector(7 downto 0); begin IF (clkevent and clk=1) THEN IF (rst=1)THEN -复位 o1=0;o2=0;o3=0;o4=0;o5=0;block1=0;count:=00000000; elsIF(in1=1) THEN IF (block1=0)THEN o1=1;block1=1;count:=00000001; end IF; elsIF(in2=1) THEN IF (block1=0)THEN o2=1;block1=1;count:=00000001; end IF; elsIF(in3=1) THEN IF (block1=0)THEN o3=1;block1=1;count:=00000001; end IF; elsIF(in4=1) THEN IF (block1=0)THEN o4=1;block1=1;count:=00000001; end IF; end IF; IF(count/=00000000) THEN -报警3秒 IF (count=00000011)THEN count:=00000000; o5=0; ELSE count:=count+1;o5=1; end IF; end IF; end IF; end process p1; end one; 3.2 计分显示模块 3 .2.1程序编译 模块图形如下 ： 图（2）LIBRARY IEEE;USE IEEE.std_logic_1164.all;USE IEEE.std_logic_unsigned.all;ENTITY you1 is port(c1,c2,c3,c4,S1,S2,reset1:in std_logic;-s1:高电平加，低电平减；s2:每次步进1分；reset1：计分复位信号 you1h,you1l,count2h,count2l:buffer std_logic_vector(3 downto 0);-数码管输出 count3h,count3l,count4h,count4l:buffer std_logic_vector(3 downto 0);-数码管输出end you1;architecture bk of you1 is SIGNAL E:STD_LOGIC_VECTOR(3 DOWNTO 0); begin P1:PROCESS(S1) BEGIN IF S1=1THEN E=0001; ELSE E=1111; end IF ;end process P1; p2:process(S1,S2,reset1,c1,c2,c3,c4) begin IF (reset1=1)THEN -计分复位 you1h=0001;you1l=0000;count2h=0001;count2l=0000; count3h=0001;count3l=0000;count4h=0001;count4l=0000; elsIF (S2EVENT AND S2=1) THEN IF (c1=1)THEN IF E=0001 THEN IF (you1l=1001)THEN you1l=0000; IF (you1h=1001)THEN you1h=0000; ELSE you1h=you1h+1; end IF; ELSE you1l=you1l+1; end IF; END IF; IF E=1111 THEN IF (you1l/=0000)THEN you1l=you1l-1; elsIF (you1h/=0000)THEN you1h=you1h-1; you1l=1001; end IF; end IF; elsIF (c2=1)THEN IF E=0001 THEN IF (count2l=1001)THEN count2l=0000; IF (count2h=1001)THEN count2h=0000; ELSE count2h=count2h+1; end IF; ELSE count2l=count2l+1; end IF; end IF; IF E=1111 THEN IF (count2l/=0000)THEN count2l=count2l-1; elsIF (count2h/=0000)THEN count2h=count2h-1; count2l=1001; end IF; end IF; elsIF (c3=1)THEN IF E=0001 THEN IF (count3l=1001)THEN count3l=0000; IF (count3h=1001)THEN count3h=0000; ELSE count3h=count3h+1; end IF; ELSE count3l=count3l+1; end IF; end IF; IF E=1111 THEN IF (count3l/=0000)THEN count3l=count3l-1; elsIF (count3h/=0000)THEN count3h=count3h-1; count3l=1001; end IF; end IF; elsIF (c4=1)THEN IF E=0001 THEN IF (count4l=1001)THEN count4l=0000; IF (count4h=1001)THEN count4h=0000; ELSE count4h=count4h+1; end IF; ELSE count4l=count4l+1; end IF; end IF; IF E=1111 THEN IF (count4l/=0000)THEN count4l=count4l-1; elsIF (count4h/=0000)THEN count4h=count4h-1; count4l=1001; end IF; end IF; end IF ; end IF ; end process p2; end bk; 计分显示模块在选手回答问题后，主持人根据他的答案正确与否给予相应的加分或减分，数码管负责显示此个队伍目前的分数。本实验设计中，应用的是EDA/SOPC实验开发系统GW48-PK2上面的键5和键6,键5对应减分十分，键6对应加十分。3.3发声模块其原理图如下： 图（3）其作用是抢答到是发出声音,表示抢答成功，此时后在对应的组队的LED灯亮起来了，接下来进行选手听取主持人的问题回答过程。 第4章 硬件测试及实现4.1程序运作步骤 实验步骤：（1）打开Quartus6.0软件，建立原理图文件形成。bdf文件，并以原理图文件建立工程；（2）打开新建选择VHDL File,然后把各个模块程序分别输入单独的VHDL File输入进去，并保存注意文件名称要改；（3）保存文