设计24时制数字电子钟.doc

课程设计报告课程设计名称: 设计24时制数字电子钟引言数字钟是用数字集成电路做成的现代计时器，与传统的机械钟相比，它具有走时准确、显示直观(有荧光七段数码显示器)、无机械传动装置等优点。而且钟表的数字化给人们生产生活带来了极大的方便，大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等。所有这些都是以钟表数字化为基础的。因此，研究数字钟的应用原理及扩大其应用，有着非常现实的意义。一、方案数字钟主要分为数码显示器、60进制和24进制计数器、频率振荡器这几个部分。首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，使用芯片74160，并采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器，24进制“时”计数器。置数法适用于具有预置数功能的集成计数器。对于就有预置数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输入端A、B、C、D的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。工作时，当 “秒”脉冲信号送至计秒电路，当计秒电路满60时，输出秒进位信号，送计分电路。当计分电路满60时，输出分进位信号，送计时电路。当计时电路满24时，“时”、“分”、“秒”计数器同时自动清零。二、系统功能框图数字钟的原理框图如图所示，它是由脉冲电路、计秒电路、计分电路、计时电路、译码显示电路等组成。时显示器分显示器秒显示器时计数器分计数器秒计数器秒脉冲产生电路三、电路分析1振荡器振荡器是数字钟的心脏，它的作用是产生时间标准信号。数字钟的精度就主要取决于时间标准的频率和稳定度。实验由555定时器构成的1kHz的自激振荡器，计时是1Hz的脉冲才是1s计一次数，所以需要分频才能得到1Hz的脉冲。具体电路如图。2分频电路的设计分频器的主要功能是产生标准“秒”脉冲信号，选用中规模计数器74LS90就可以实现上述功能。该芯片内部有一个2分频和一个5分频器，要实现10分频就得将中规模计数器7490的QA端和其输入端INA相连，即可实现十分之一分频。将3片这样连接的7490级联，因为每片为十分之一分频器，3片级联就正好得到1Hz的标准“秒”脉冲信号。具体电路如图。2. 时间计数器电路 时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器均为60进制计数器，时个位和时十位计数器为24进制计数器。（1）秒和分计数器的设计在数字钟的控制电路中，分和秒的控制都是一样的，都是60进制，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74160的置数法来实现十进制功能和六进制功能。74160为异步复位，同步置数，ENP，ENT同时为一时才可以计时，其中之一为高电平时，则保持。RCO产生进位信号。74160相对于其他芯片来说，功能较少，使用简单，但是也因功能简单导致在实现数字钟的某些特定功能时需要加入比较多的附加电路。如74160没有减计数的功能，须寻求其他方法来解决，设计较复杂。，由于不准备设计减计数，在功能能满足要求的前提下，该芯片使用简单，适合此次设计。根据74160的结构把输出端的0101（十进制为5）用一个与非门7400引到Load端便可置0，这样就实现了六进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在下降沿来时计数器开始计数。60进制秒和分计数器（2）时计数器的设计时计数器是24进制计数器。数字钟的小时要用到3进制，要用到十进制，并且在计数到24时要清零，所以不能用单纯的十进制计数器，当计数计到24时，即显示的十位为2和个位为3时就要清零，这可以用与非门和非门反馈接到清零或置数端来实现。考虑到器件的统一能增强调试的成功性，同样采用两片74160十进制计数器产生计数和进位.24进制时计数器2. 数码显示器在Multisim10仿真器件中，数码管分为需要译码器显示的和无需译码直接显示的两种，需要译码器的数码管有共阳极和共阴极之分，此电路采用的是不需译码直接显示的数码管（如下图所示），这样就简化了电路，增加了调试的正确性。 四、仿真五、总结经过长达两个星期的设计与思考，最终在Multisim上完成了数字钟的模拟。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下：1设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间方案确定后，才开始设计。设计时，多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化的方法。2在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。3通过这次对数字钟的设计与制作，让我受益匪浅。首先让我们了解了设计电路的程序，也让我们了解了数字钟的原理和设计理念。4在实际的操作过程中，我努力将理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作Multisi