中规模集成电路.ppt

熟悉常用中规模通用集成电路的逻辑符号 基本逻辑功能 外部特性和使用方法 用常用中规模通用集成电路作为基本部件 恰当地 灵活地 充分地利用它们完成各种逻辑电路的设计 有效地实现各种逻辑功能 本章知识要点 第7章中规模集成电路 数字集成电路器件分类 数字集成电路是把电阻 二极管 晶体管集中制作在叫做基片的半导体材料 通常是硅 上 集成电路按单片等效的逻辑门电路的数量进行分类 小规模集成电路 SSI 少于12中规模集成电路 MSI 12 99大规模集成电路 LSI 100 9999超大规模集成电路 VLSI 10000 99999超超大规模集成电路 ULSI 100000 999999高密度超大规模集成电路 GSI 1000000 9999999 集成电路由SSI发展到LSI和VLSI 单片的功能大大提高 在SSI往往是器件 如门电路或触发器 在MSI中是逻辑构件的集成 如多路器 加法器等 而在LSI VLSI中则是一个数字子系统或整个数字系统的集成 采用中 大规模集成电路组成数字系统具有体积小 功耗低 可靠性高等优点 且易于设计 调试和维护 7 1 1加法器 一 半加器和全加器 0 1 1 1 0 两个1位二进制数相加 不考虑低位的进位 0 0 0 2 全加器 两个1位二进制数相加 考虑低位的进位 二 加法器 1 串行加法器 Si Ai Bi Ci 1Ci AiBi Ai Bi Ci 1 特点 1 进位信号逐位由低向高传递 2 工作速度较慢 按进位信号产生的方法不同分为 S3 A3 B3 C3 FA CI FA CI FA CI C2 C1 S2 S1 A2 B2 A1 B1 C0 S4 A4 B4 C4 FA CI CO CO CO CO 如何提高加法器的运算速度 必须设法减小或去除由于进位信号逐级传送所花费的时间 使各位的进位直接由加数和被加数来决定 而不需依赖低位进位 根据这一思想设计的加法器称为超前进位 又称先行进位 二进制并行加法器 A4 A3 A2 A1 二进制被加数 B4 B3 B2 B1 二进制加数 F4 F3 F2 F1 相加产生的和数 C0 来自低位的进位输入 FC4 向高位的进位输出 2 并行加法器 74LS283 设两个加数A A4A3A2A1 B B4B3B2B1 其逻辑表达式 S1 A1 B1 C0C1 A1B1 A1 B1 C0S2 A2 B2 C1C2 A2B2 A2 B2 C1S3 A3 B3 C2C3 A3B3 A3 B3 C2S4 A4 B4 C3C4 A4B4 A4 B4 C3 令Gi AiBi Pi Ai Bi 则Ci Gi PiCi 1采用递推公式 进位表达式为 C1 G1 P1C0C2 G2 P2C1 G2 P2G1 P2P1C0C3 G3 P3C2 G2 P3G2 P2P1G1 P3P2P1C0C4 G4 P4C3 G4 P4G3 P4P3G2 P4P3P2G1 P4P3P2P1C0各位和的输出为 Si Pi Ci 1 此式表明 最低位的进位信号C0可以超前送到C4 S4等各位上 从而大大缩短了进位信号的传递时间 S4 C4 S3 S2 S1 0 ABCD8421BCD码 0011 余3码 例 将8421BCD码转换为余3码 3 加法器应用 例用4位二进制并行加法器设计一个4位二进制并行加法 减法器 解 分析 根据问题要求 设减法采用补码运算 并令A a4a3a2a1 为被加数 或被减数 B b4b3b2b1 为加数 或减数 S s4s3s2s1 为和数 或差数 M 为功能选择变量 当M 0时 执行A B 当M 1时 执行A B 由运算法则可归纳出电路功能为 当M 0时 执行a4a3a2a1 b4b3b2b1 0 A B 当M 1时 执行a4a3a2a1 1 A B 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能 将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端 4位二进制数b4b3b2b1分别和M异或后加到并行加法器的B4B3B2B1输入端 并将M同时加到并行加法器的C0端 M 0 Ai ai Bi bi C0 0实现a4a3a2a1 b4b3b2b1 0 即A B M 1 Ai ai Bi C0 1 实现a4a3a2a1 1 即A B 实现给定功能的逻辑电路图如下 图译码器电路示意图 如图是两位二进制代码译码后各组代码分别选中一个数码管的电路 推广到一般情况 译码器是一个n输入端m输出的网络 n个输入组成一组代码 最多有2n组 而m个输出各代表这些代码所对应的信息 译码器是对一组代码给出识别信息的电路 0 1 0 1 7 1 2译码器和编码器 2线 4线译码器逻辑图 功能表 逻辑符号 2 4线译码器 74LS139的逻辑图 3 功能表 A2 A1 A0 输入端 输出端 使能端 74138译码器真值表 01111111101111111101111111101111111101111111101111111101111111101111111111111111 10000100011001010011101001010110110101110ddddd1ddd 输出 输入S1A2A1A0 可见 当时 无论A2 A1和A0取何值 输出 中有且仅有一个为0 低电平有效 其余都是1 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 A1 A0 A2 G1 G2A G2B 图3 8译码器电路图 用译码器74LS138实现如下逻辑函数 解 将此式写成最小项表达式 可得 逻辑函数发生器 译码器应用 而当地址码为1111时 第15条输出线上Y14为高电平 其余线上为低电平 译码器应用 在计算机中用作地址译码器 MEM 当地址码为0010时 第3条输出线Y2上为高电平 其余线为低电平 存储器地址译码器 编码器就是对某个信号指定一组代码 2编码器 对所要处理的信息或对象赋于二进制代码的过程 按键编码000101210311 多路选择器和多路分配器是数字系统中常用的中规模集成电路 其基本功能是完成对多路数据的选择与分配 在公共传输线上实现多路数据的分时传送 此外 还可完成数据的并串转换 序列信号产生等多种逻辑功能以及实现各种逻辑函数功能 7 1 3多路选择器和多路分配器 数据选择器是一种多路输入 单路输出的逻辑构件 四路数据开关示意图 多路转换器 多路数据开关或多路开关 多路器 1数据选择器 二选一多路选择器 S0 0 门0打开 门1封锁 D0通过 Y D0 S0 1 门1打开 门0封锁 D1通过 Y D1 两路数据信号 D0 D1控制信号 S0 S1S0 00 D0通过 Y D0 S1S0 01 D1通过 Y D1 S1S0 10 D2通过 Y D2 S1S0 11 D3通过 Y D3 四选一多路选择器 4路数据信号 D0 D1 D2 D3 0D0D1D2D3 D0 D1 D2 D3 00011011 Y D0D1D2D3 S1S0 输出 数据输入 选择输入 四选一MUX功能表 Y D0S1S0 D1S1S0 D2S1S0 D3S1S0 i 0 1 2 3 2 典型芯片 常见的MSI多路选择器有4路选择器 8路选择器和16路选择器 四路数据选择器74153 图 a b 是型号为74153的双4路选择器的管脚排列图和逻辑符号 该芯片中有两个4路选择器 其中 D0 D3为数据输入端 A1 A0为选择控制端 Y为输出端 G为使能端 例用多路选择器实现以下逻辑函数的功能 F A B C m 2 3 5 6 解由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能 假定采用8路数据选择器74152实现 方案 将变量A B C依次作为8路数据选择器的选择变量 令8路数据选择器的D0 D1 D4 D7 0 而D2 D3 D5 D6 1即可 用8路选择器实现给定函数的逻辑电路图 如下图所示 上述方案给出了用具有n个选择控制变量的多路选择器实现n个变量函数的一般方法 例假定采用4路数据选择器实现逻辑函数F A B C m 2 3 5 6 解首先从函数的3个变量中任选2个作为选择控制变量 然后再确定选择器的数据输入 假定选A B与选择控制端A1 A0相连 则可将函数F的表达式表示成如下形式 显然 要使4路选择器的输出W与函数F相等 只需 据此 可作出用4路选择器74153实现给定函数功能的逻辑电路图 据此 可作出实现给定函数功能的逻辑电路如下图所示 这是一种单路输入 多路输出的逻辑构件 数据分配器将一个数据分送到各个终端 并用控制码控制与这些终端的通断 S1S000终端001终端110终端211终端3 数据分配器 f0 Dm0 当mi 1时 fi D 数据分配器逻辑原理图 f1 Dm1 f2 Dm2 f3 Dm3 例 利用数据选择器和数据分配器设计实现8路数据传输的逻辑电路 数据选择器 数据分配器 DATABUS R R R R T T T T 数据选择器 数据分配器 数据经总线发送 接受示意图 EN T R 例 利用DMUX和MUX设计一个实现8路数据传输的逻辑电路 解 使用一个8选1的MUX 再用一个1 8线的DMUX 并将它们的地址输入端A2A1A0连在一起 使A2A1A0上的控制信号依次由000 001 010 011 100 101 110 111定时变化 则可以分时实现8路数据传输 例 分析下图所示用8路数据选择器构成的逻辑电路 写出逻辑表达式 例 某机床共有4个电气开关 断为0 通为1 每一开关控制一个机器动作 生产某零件需8道工序 每道工序的开关通断列表如下 要求设计开关K2的组合电路 写出K3的方程 并用一块3 8线译码器 74LS138 及适当门电路实现 例 用一片74LS151八路选择器设计成一个三人的多数表决器 写出解题步骤并画出电路图 7 2 1计数器 1 什么是计数器 就常用的集成电路计数产品而言 可以对其定义如下 计数器 是一种对输入脉冲进行计数的时序逻辑电路 被计数的脉冲信号称作 计数脉冲 数字系统中最典型的时序逻辑电路是计数器和寄存器 7 2常用中规模时序逻辑电路 广义地说 计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路 2 计数器的种类 计数器的种类很多 通常有不同的分类方法 1 按其工作方式可分为同步计数器和异步计数器 2 按其进位制可分为二进制计数器 十进制计数器和任意进制计数器 3 按其功能又可分为加法计数器 减法计数器和加 减可逆计数器等 3 功能一般具有计数 保存 清除 预置等功能 计数器在运行时 所经历的状态是周期性的 总是在有限个状态中循环 通常将一次循环所包含的状态总数称为计数器的 模 4位集成二进制同步加法计数器74LS163 4位集成二进制同步可逆计数器74LS191 1 用同步清零端或置数端归零构成N进置计数器 1 写出状态SN 1的二进制代码 2 求归零逻辑 即求同步清零端或置数控制端信号的逻辑表达式 3 画连线图 利用集成计数器的清零端和置数端实现归零 从而构成按自然态序进行计数的N进制计数器的方法 二 N进制计数器 1 写出状态SN的二进制代码 2 求归零逻辑 即求异步清零端或置数控制端信号的逻辑表达式 3 画连线图 2 用异步清零端或置数端归零构成N进置计数器 用74LS163来构成一个十二进制计数器 SN 1 S12 1 S11 1011 2 求归零逻辑 例 1 写出状态SN 1的二进制代码 D0 D3可随意处理 D0 D3必须都接0 画连线图 用74LS191来构成一个十二进制计数器 3 画连线图 SN S12 1100 2 求归零逻辑 D0 D3可随意处理 D0 D3必须都接0 1 写出状态SN的二进制代码 用74LS163来构成一个十二进制计数器 SN S12 1100 D0 D3可随意处理 D0 D3必须都接0 SN 1 S11 1011 例 00 59 也可以考虑用同步级联 但是CO端都没有输出 用74LS161实现60进制计数 同步计数器有进位或借位输出端 可以选择合适的进位或借位输出信号来驱动下一级计数器计数 同步计数器级联的方式有两种 一种级间采用串行进位方式 即异步方式 这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲 异步方式的速度较慢 另一种级间采用并行进位方式 即同步方式 这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲 而低位计数器的进位输出送高位计数器的计数控制端 计数器是一种应用十分广泛的时序电路 除用于计数 分频外 还广泛用于数字测量 运算和控制 从小型数字仪表 到大型数字电子计算机 几乎无所不在 是任何现代数字系统中不可缺少的组成部分 计数器可利用触发器和门电路构成 但在实际工作中 主要是利用集成计数器来构成 在用集成计数器构成N进制计数器时 需要利用清零端或置数控制端 让电路跳过某些状态来获得N进制计数器 本节小结 寄存器 数字系统中用来存放数据或运算结果的一种常用逻辑部件 中规模集成电路寄存器的种类很多 例如 74194型是一种常用的4位双向移位寄存器 一 典型芯片 7 2 2寄存器 功能 中规模集成电路寄存器除了具有接收数据 保存数据和传送数据等基本功能外 通常还具有左 右移位 串 并输入 串 并输出以及预置 清零等多种功能 属于多功能寄存器 1 74194的管脚排列图和逻辑符号 74194共有10个输入 4个输出 1 典型芯片 2 引脚功能 3 功能表 从功能表可知 双向移位寄存器在S1S0和的控制下可完成数据的并行输入 S1S0 11 右移串行输入 S1S0 01 左移串行输入 S1S0 10 保持 S1S0 00 和清除 0 等五种功能 4 74LS194工作状态 1 环形计数器 结构特点 即将FFn 1的输出Qn 1接到FF0的输入端D0 工作原理 根据起始状态设置的不同 在输入计数脉冲CP的作用下 环形计数器的有效状态可以循环移位一个1 也可以循环移位一个0 即当连续输入CP脉冲时 环形计数器中各个触发器的Q端或端 将轮流地出现矩形脉冲 三 寄存器的应用 结构特点 状态图 2 扭环形计数器 能自启动的4位扭环形计数器 FF 0 FF 1 FF 2 FF 3 Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 1D C1 1D C1 1D C1 1D C1 CP Q 0 Q 1 Q 2 Q 3 0000 1000 1100 1110 1101 1010 0100 1001 0010 有效循环 0001 0011 0111 1111 1011 0110 b 状态图 0101 序列信号发生器 对移存计数器 其模值M和移存器位数k的关系一定能满足2k 1 M 2k 对长度为M的序列信号发生器 所需的移存器位数大于上式所决定的k值 否则就得不到所需要的序列信号 序列信号发生器可由移位寄存器和反馈逻辑电路构成 其结构框图如下图所示 画出逻辑图 序列信号发生器设计步骤 由给定序列信号确定循环长度M 并求出所需的最少移存器位数k值 即2k 1 M 2k 验证k值是否足够大 方法 对给定序列取M组k位码 每组移一位 若M组信号中没有出现重复的信号 则k值已足够大 否则令k k 1 再重复进行 直到确定k值足够大 将M组k位信号依次排列 构成状态转移表 求反馈函数D 例 设计一个10100序列信号发生器 因为M 5 所以K 3 验证K值是否足够大 反馈信号D0的表达式为 寄存器是用来存放二进制数据或代码的电路 是一种基本时序电路 任何现代数字系统都必须把需要处理的数据和代码先寄存起来 以便随时取用 寄存器分为基本寄存器和移位寄存器两大类 基本寄存器的数据只能并行输入 并行输出 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移 数据可以并行输入 并行输出 串行输入 串行输出 并行输入 串行输出 串行输入 并行输出 寄存器的应用很广 特别是移位寄存器 不仅可将串行数码转换成并行数码 或将并行数码转换成串行数码 还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路 本节小结 7 3信号产生与变换电路 7 3 1多谐振荡器 7 3 2单稳态触发器 7 3 3施密特触发器 由555定时器构成的多谐振荡器 多谐振荡器的应用 7 3 1多谐振荡器 电阻R1 R2的作用是保证两个反相器在静态时都能工作在线性放大区 对TTL反相器 常取R1 R2 R 0 7k 2k 而对于CMOS门 则常取R1 R2 R 10k 100k C1 C2 C是耦合电容 它们的容抗在石英晶体谐振频率f0时可以忽略不计 石英晶体构成选频环节 振荡频率等于石英晶体的谐振频率f0 1 石英晶体多谐振荡器 1 555定时器 低电平触发端 高电平触发端 电压控制端 复位端低电平有效 放电端 4 5 16V 2 由555定时器构成的多谐振荡器 0 0 1 2VCC 3 VCC 3 0 0 0 1 1 2VCC 3 VCC 3 1 0 0 1 1 1 1 0 2VCC 3 VCC 3 1 1 1 0 0 接通VCC后 VCC经R1和R2对C充电 当uc上升到2VCC 3时 uo 0 T导通 C通过R2和T放电 uc下降 当uc下降到VCC 3时 uo又由0变为1 T截止 VCC又经R1和R2对C充电 如此重复上述过程 在输出端uo产生了连续的矩形脉冲 2 由555定时器构成的多谐振荡器 多谐振荡器是一种自激振荡电路 不需要外加输入信号 就可以自动地产生出矩形脉冲 多谐振荡器可以由门电路构成 也可以由555定时器构成 由门电路构成的多谐振荡器和基本RS触发器在结构上极为相似 只是用于反馈的耦合网络不同 RS触发器具有两个稳态 多谐振荡器没有稳态 所以又称为无稳电路 在多谐振荡器中 由一个暂稳态过渡到另一个暂稳态 其 触发 信号是由电路内部电容充 放 电提供的 因此无需外加触发脉冲 多谐振荡器的振荡周期与电路的阻容元件有关 555定时器是一种应用广泛 使用灵活的集成器件 多用于脉冲产生 整形及定时等 本节小结 由555定时器构成的单稳态触发器 单稳态触发器的应用 7 3 2单稳态触发器 单稳态触发器在数字电路中一般用于定时 产生一定宽度的矩形波 整形 把不规则的波形转换成宽度 幅度都相等的波形 以及延时 把输入信号延迟一定时间后输出 等 单稳态触发器具有下列特点 1 电路有一个稳态和一个暂稳态 2 在外来触发脉冲作用下 电路由稳态翻转到暂稳态 3 暂稳态是一个不能长久保持的状态 经过一段时间后 电路会自动返回到稳态 暂稳态的持续时间与触发脉冲无关 仅决定于电路本身的参数 由555构成的单稳态触发器 接通VCC后瞬间 VCC通过R对C充电 当uc上升到2VCC 3时 比较器C1输出为0 将触发器置0 uo 0 这时Q 1 放电管T导通 C通过T放电 电路进入稳态 ui到来时 因为ui VCC 3 使C2 0 触发器置1 uo又由0变为1 电路进入暂稳态 由于此时Q 0 放电管T截止 VCC经R对C充电 虽然此时触发脉冲已消失 比较器C2的输出变为1 但充电继续进行 直到uc上升到2VCC 3时 比较器C1输出为0 将触发器置0 电路输出uo 0 T导通 C放电 电路恢复到稳定状态 延迟与定时 整形 单稳态触发器的应用 7 3 2集成D A转换器 第七章中规模通用集成电路及其应用 数字系统只能处理数字信号 但在工业过程控制 智能化仪器仪表和数字通信等领域 数字系统处理的对象往往是模拟信号 例如 在生产过程控制中对温度 压力 流量等物理量进行控制时 经过传感器获取的电信号都是模拟信号 这些模拟信号必须变换成数字信号才能由数字系统加工 运算 另一方面 数字系统输出的数字信号 有时又必须变换成模拟信号才能去控制执行机构 因此 在实际应用中 必须解决模拟信号与数字信号之间的转换问题 D A转换器 把数字信号转换成模拟信号的器件称为数 模转换器 简称D A转换器或DAC DigitaltoAnalogConverter A D转换器 把模拟信号转换成数字信号的器件称为模 数转换器 简称A D转换器或ADC AnalogtoDigitalConverter 第七章中规模通用集成电路及其应用 为了解决模拟信号与数字信号之间的转换问题 提供了如下两类器件 图 a 给出了一个4位D A转换器的示意框图 其转换特性曲线如图 b 所示 第七章中规模通用集成电路及其应用 图中 设输出模拟量的满刻度值为Am 则当数字量为0001 电路输出最小模拟量 推广到一般情况 n位输入的D A转换器所能转换输出的最小模拟量 2 主要参数 衡量D A转换器性能的主要参数有分辨率 非线性度 绝对精度和建立时间 1 分辨率 由于分辨率决定于数字量的位数 所以有时也用输入数字量的位数表示 如分辨率为8位 10位等 分辨率是指最小模拟量输出与最大模拟量输出之比 对于一个n位D A转换器 其分辨率为分辨率 第七章中规模通用集成电路及其应用 2 非线性误差 具有理想转换特性的D A转换器 每两个相邻数字量对应的模拟量之差都为ALSB 在满刻度范围内偏离理想转换特性的最大值 称为非线性误差 3 绝对精度 绝对精度是指在输入端加对应满刻度数字量时 输出的实际值与理想值之差 一般该值应低于 建立时间是指从送入数字信号起 到输出模拟量达到稳定值止所需要的时间 它反映了电路的转换速度 4 建立时间 1 按网络结构分类 根据电阻网络结构的不同 D A转换器可分成权电阻网络D A转换器 R 2R正梯形电阻网络D A转换器和R 2R倒梯形电阻网络D A转换器等几类 2 按电子开关分类 根据电子开关的不同 可分成CMOS电子开关D A转换器和双极型电子开关D A转换器 双极型电子开关比CMOS电子开关的开关速度高 第七章中规模通用集成电路及其应用 二 D A转换器的类型 目前 集成D A转换器有很多类型和不同的分类方法 从电路结构来看 各类集成D A转换器至少都包括电阻网络和电子开关两个基本组成部分 3 按输出模拟信号的类型分类 根据输出模拟信号的类型 D A转换器可分为电流型和电压型两种 常用的D A转换器大部分是电流型 当需要将模拟电流转换成模拟电压时 通常在输出端外加运算放大器 随着集成电路技术的发展 D A转换器在电路结构 性能等方面都有很大变化 从只能实现数字量到模拟电流转换的D A转换器 发展到能与微处理器完全兼容 具有输入数据锁存功能的D A转换器 进一步又出现了带有参考电压源和输出放大器的D A转换器 大大提高了D A转换器综合性能 第七章中规模通用集成电路及其应用 三 典型芯片 集成D A转换器DAC0832 DAC0832是用CMOS工艺制作的8位D A转换器 采用20引脚双列直插式封装 1 主要性能 分辨率 8位 转换时间 1 s 缓冲能力 双缓冲 输出信号类型 电流型 第七章中规模通用集成电路及其应用 常用的D A转换器有8位 10位 12位 16位等种类 每种又有不同的型号 2 结构框图和管脚排列图 DAC0832的内部结构框图和管脚排列图分别如图 a 图 b 所示 第七章中规模通用集成电路及其应用 7 3 3集成A D转换器 通常 A D转换的过程包括采样 保持和量化 编码两大步骤 采样 是指周期地获取模拟信号的瞬时值 从而得到一系列时间上离散的脉冲采样值 保持 是指在两次采样之间将前一次采样值保存下来 使其在量化编码期间不发生变化 采样保持电路一般由采样模拟开关 保持电容和运算放大器等几个部分组成 第七章中规模通用集成电路及其应用 经采样保持得到的信号值依然是模拟量 而不是数字量 任何一个数字量的大小 都是以某个最小数字量单位的整数倍来表示的 量化 将采样保持电路输出的模拟电压转化为最小数字量单位整数倍的转化过程称为量化 所取的最小数量单位叫做量化单位 其大小等于数字量的最低有效位所代表的模拟电压大小 记作ULSB 编码 把量化的结果用代码 如二进制数码 BCD码等 表示出来 称为编码 A D转换过程中的量化和编码是由A D转换器实现的