数字集成电路(时序逻辑电路).ppt

上海大学自动化系林小玲 第五章数字集成电路 时序逻辑电路 5 4集成触发器 5 4 1概述 触发器 能够存储一位二进制信息的基本单元电路 是由门电路加上适当的反馈而构成的逻辑部件 触发器输出端有两种可能的稳定状态 0 1 双稳态触发器 触发器的输出状态不只取决于当时的输入 还与以前的输出状态有关 它是有记忆功能的逻辑部件 触发器特点具有两个稳定状态 分别表示逻辑0和逻辑1 在输入信号作用下 可从一种状态翻转到另一种状态 在输入信号取消后 能保持状态不变 双稳态触发器是数字电路的基本部件之一 它具有记忆和存储的功能 触发器分类按触发方式分 电位触发方式 主从触发方式及边沿触发方式 按逻辑功能分 RS触发器 D触发器 JK触发器和T触发器 5 4 2基本R S触发器 1 0 0 1 0 1 全1则0 任0则1 直接置0端直接复位端 0 1 0 1 1 0 全1则0 任0则1 直接置1端直接置位端 1 0 0 1 1 0 0 1 破坏了二输出状态相反的要求 触发器状态不定 低电平有效 R S触发器特点 2 可触发使之翻转 使RD SD之一为0时可翻转 3 具有记忆功能 RD SD都为1时 保持原来状态 4 触发器 RD SD都为0时 状态不定 R S触发器应用举例 单脉冲发生器 正脉冲 负脉冲 5 4 3钟控双稳态触发器 时钟脉冲 按电路结构分 四门钟控型 主从型 维持阻塞型 R S触发器 T触发器 D触发器 J K触发器 按电路结构分 电平触发 主从触发 边沿触发 1 时钟控制电平触发的R S触发器 触发器功能表 R S控制端 CPRSQn 1说明100Qn保持1011置11100清0111不定避免0 Qn保持 时钟控制电平触发的R S触发器 续 时钟控制 只有CP 1时 输出端状态才能改变 电平触发 在CP 1时 控制端R S的电平 1或0 发生变化时 输出端状态才改变 用途 D触发器和J K触发器的内部电路 2 同步R S触发器 四门钟控型 电平触发 1 电路结构 CP 0时 0 触发器保持原态 导引门3 4被封锁 2 逻辑功能 CP 1时 1 1 1 Qn 1 Qn 0 1 置1端 1 0 置0端 0 0 状态不定 R S触发器的真值表 逻辑功能与基本R S相同 1 3 触发方式 只要在CP脉冲为规定电平时 触发器都能接收输入信号并立即输出相应状态的触发方式称为电平触发 又分为高电平触发和低电平触发两种 例 已知高电平触发R S触发器CP R S波形 且触发器原为0态 画出R S触发器的输出波形 5 4 4D触发器 1 时钟控制电平触发的D触发器 D 其他两种情况不会出现 时钟控制电平触发的D触发器 CP 1时 Qn 1 DCP 0时 保持原状 D触发器具有数据记忆功能 时钟控制电平触发的D触发器 符号 2 维持阻塞型D触发器 1 电路结构 2 逻辑功能 D 0时 0 被封锁 1 0 1 1 1 1 0 0 Qn 1 0 0 1 1 0 1 D 1时 0 被封锁 1 1 0 0 1 1 0 1 Qn 1 1 1 1 CP 1期间D的变化不影响输出 1 1 0 1 1 0 D触发器的真值表 维持阻塞型D触发器的引脚功能 符号 D数据输入端 CP时钟脉冲 翻转时刻描述 3 触发方式 一个CP的有效期内 不会出现多次或一次翻转的现象 只有在CP脉冲的电平跳变时 接收输入信号并输出相应状态的触发方式称为边沿触发 又分为上升沿触发和下降沿触发两种 维持阻塞型D触发器的引脚功能 功能表 触发方式 边沿触发 时钟上升沿触发 功能表说明 在CP上升沿时 Q等于D 在CP高电平 低电平和下降沿时 Q保持不变 时钟下降沿触发的维持阻塞型D触发器 功能表 功能表说明 在CP下降沿时 Q等于D 在CP高电平 低电平和上升沿时 Q保持不变 带圈表示下降沿触发 例 已知上升沿触发D触发器D端的输入信号波形 且触发器原为0态 画出触发器的Q端波形 Q D的变化对Q无影响 动画 课堂练习 题目 时钟CP及输入信号D的波形如图所示 试画出各触发器输出端Q的波形 设各输出端Q的初始状态 0 课堂练习 续 课堂练习 续 应用举例 例 四人抢答电路 四人参加比赛 每人一个按钮 其中一人按下按钮后 相应的指示灯亮 并且 其它按钮按下时不起作用 电路的核心是74LS175四D触发器 它的内部包含了四个D触发器 各输入 输出以字头相区别 管脚图见下页 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 清零 UCC 公用清零 公用时钟 74LS175管脚图 赛前先清零 1 与门打开 发光二极管不亮 1 1 0 关闭 按其它按钮不起作用 维持 阻塞型J K触发器 结构类型及符号 有2种类型 CP上升沿触发 CP下降沿触发 5 4 5J K触发器 维持 阻塞型J K触发器 续 R复位端S置位端R 0 S 1时Q 0R 1 S 0时Q 1正常工作时R 1 S 1 R S端功能 CP下降沿触发的J K触发器的R S功能相同 J K控制端的功能 CP上升沿触发 维持 阻塞型J K触发器 续 CP下降沿触发的J K触发器J K功能相同 只是在CP下降沿触发 动画 5 4 6J K触发器 主从型 主从触发 1 电路结构 1 0 主触发器打开 从触发器关闭 1 主触发器关闭 从触发器打开 0 0 1 2 逻辑功能 J 0 K 0时 状态不变 状态不变 Qn 1 Qn J 0 K 1时 保持Q 0 保持Q 0 Qn 1 0 J 0 K 1时 变为Q 0 变为Q 0 Qn 1 0 J 0 K 1时 Qn 1 0 置0端 J 1 K 0时 与J 0 K 1时相反 Qn 1 1 置1端 J 1 K 1时 变为Q 1 变为Q 1 Qn 1 1 J 1 K 1时 变为Q 0 变为Q 0 Qn 1 0 J 1 K 1时 计数功能 来一个脉冲触发器翻转一次 翻转时刻描述 3 触发方式 符号 在CP上升沿时 接收J K信息 Q不变化 在CP下降沿时 根据接收到的J K信息 Q变化 在CP为规定电平时 主触发器接收输入信号 当CP再跳变时 从触发器输出相应状态的触发方式称为主从触发 又分为后沿主从触发和前沿主从触发两种 主从型J K触发器工作波形图举例 置1 清0 翻转 翻转 接收JK信号 Q状态转变 例 已知后沿主从触发J K触发器CP J K波形 且触发器原为0态 画出触发器的Q端波形 Q 一次翻转 一次翻转 5 4 5T触发器 T触发器的真值表 T 1时 每来一个CP脉冲触发器就翻转一次 T触发器具有记忆功能和计数功能 将主从型J K触发器改接成T触发器 主从触发 将维持阻塞型D触发器改接成T触发器 边沿触发 动画 触发器课堂练习 题目 时钟CP及输入信号D的波形如图所示 试画出各触发器输出端Q的波形 设各输出端Q的初始状态 0 触发器课堂练习 续 维 阻型J K触发器 主从型J K触发器 5 5时序逻辑电路 5 5 1概述 含有双稳态触发器的逻辑电路叫时序逻辑电路 简称为时序电路 有记忆功能 时序电路 与原来的状态有关 时序电路结构特点 组合电路 触发器 电路的状态与时间顺序有关 时钟信号未注明 输出方程 Z tn F X tn Y tn 状态方程 Y tn 1 G W tn Y tn 驱动方程 W tn H X tn Y tn 时序电路的结构 存储电路输入信号 存储电路输出信号 时序电路输出信号 时序电路输入信号 现态 或原状态 次态或新状态 式中 tn tn 1表示相邻的两个离散时间 时序逻辑电路的分类 1 按存储电路中存储单元状态改变的特点分类 同步时序电路异步时序电路 2 按输出信号的特点分类 米里 Mealy 型摩尔 Moore 型 3 按时序电路的逻辑功能分类 计数器寄存器移位寄存器 作时序图 列写各触发器的驱动方程列写时序电路的输出方程 求触发器的状态方程 作状态转换表或状态转换图 描述时序电路的逻辑功能 画出时钟脉冲作用下的输入 输出波形图 描述输入与状态转换关系的表格或图形 根据特性方程 组合电路的输出 输入端的表达式 如T J K D 时序电路分析步骤 Q2n Q1n 例 已知同步时序电路的逻辑图 试分析电路的逻辑功能 解 1 列写驱动方程和输出方程 驱动方程 J1n K1n 1 J2n K2n Q1n 输出方程 Zn Q1nQ2n 2 求状态方程 JK触发器的特征方程为 分析举例 将J K分别代入 得到两个触发器的状态方程 3 作出电路的状态转换表及状态转换图 填状态转换表方法 列出Q2nQ1n所有组合 由状态方程求Q2n 1Q1n 1 由输出方程求Zn Zn Q1nQ2n 01 10 11 00 0 0 0 1 由状态表转换表绘出状态转换图 00 01 11 Zn 0 Q2Q1 转换方向 电路状态 输入 输出 10 4 作时序图为了更好地描述电路的工作过程 常给出时序图或称波形图 画出时钟脉冲和输入信号的作用下 状态和输出信号变化的波形图 利用状态表或状态图 首先画出时钟脉冲 再画出状态Q2Q1波形图 最后画输出波形 依据电路图可知下降沿触发 5 逻辑功能分析通过状态转换图的分析 可以清楚地看出 每经过4个时钟脉冲的作用 Q2Q1的状态从00到11顺序递增 电路的状态循环一次 同时在输出端产生一个1信号输出 该电路是一个模4计数器 时钟脉冲CP为计数脉冲输入 输出端Z是进位输出 也可将该计数器称为两位二进制计数器 电路属于摩尔型模4计数器 输出仅取决于电路本身的状态 5 5 2寄存器 寄存器是用来存放数码和指令等的主要部件 下一页 上一页 上一节 下一节 返回 5 5 2 1数码寄存器 并行寄存器 一个D触发器组成1位的数码寄存器 CP上升沿 Q DCP高电平 低电平 下降沿 Q不变 预先清零 寄存数码 取出数码 数码寄存器 续 数码存入端 数码寄存端 数码取出端 5 5 2 2移位寄存器 按移位方向的不同可分为 右移位寄存器 左移位寄存器 双向移位寄存器 数码存入端 数码取出端 四位右移寄存器 清零 0000 0 待存数码为1101 1000 1 1000 0100 0100 1010 1010 1101 1101 0110 0110 0011 0011 0001 0001 0000 0000 2 3 4 5 6 7 8 存数 按CP节拍从低位到高位依次串行送到D4端 取数 令D4 0 输入4个移位CP脉冲 1101将从低位到高位由Q1端输出 串行输入串行输出 5 5 2 3寄存器应用举例 集成电路双向移位寄存器 74LS194 应用 右移串入数据 时钟 左移串入数据 双向移位寄存器74LS194的功能 用双向移位寄存器74LS194组成节日彩灯控制电路 MB 0 MA 1右移控制 Q 0时LED亮 清0按键 计数器是用来累计脉冲数目的 还可以用作分频 定时和数学运算 5 5 3计数器 二进制数是用0和1两个数字表示 加1计数 逢2进1 由于双稳态触发器有 0 和 1 两个状态 所以 一个触发器可以表示一位二进制 如果要表示n位二进制就得用n个触发器 一 二进制计数器 1 异步二进制加法计数器 用触发器组成计数器 CP上升沿触发 例 用维 阻型J K触发器组成异步二进制加法计数器 由JK 11控制触发器翻转计数 用4个维 阻型J K触发器组成4位异步二进制加法计数器 清0脉冲 进位脉冲 4位异步二进制加法计数器时序图 异步 各触发器不同时翻转 从低位到高位依次翻转 CP的上升沿Q0翻转 4位异步二进制加法计数器状态转换表 每16个CP循环一周 动画 一 二进制计数器 续 高电平 T 1 动画 如将电路改为 二进制减法计数器波形图 加法计数器 减法计数器 二分频 四分频 2n分频 异步计数器 异步二进制计数器的特点 异步二进制计数器可由T 触发器构成 触发器之间串接 低位触发器的输出 作为高位触发器的时钟 2 同步二进制加法计数器 同步 每个触发器都用同一个CP触发 要翻转时同时翻转 设计方法 用低位的Q控制高位的J K 决定其翻转还是不翻转 JK 00时 不翻转 保持原状 JK 11时 翻转 分析状态转换表 找出控制规律 1 Q0的翻转 每来一个CP Q0翻转一次 2 Q1的翻转 Q0 1时 再来一个CP Q1翻转一次 3 Q2的翻转 Q1Q0 11时 再来一个CP Q2翻转一次 4 Q3的翻转 Q2Q1Q0 111时 再来一个CP Q3翻转一次 同步二进制加法计数器设计 用维 阻型J K触发器 1 Q0的翻转 每来一个CP Q0翻转一次 2 Q1的翻转 Q0 1时 再来一个CP Q1翻转一次 3 Q2的翻转 Q1Q0 11时 再来一个CP Q2翻转一次 JK 11 J K Q0 J K Q1 Q0 4 Q3的翻转 Q2Q1Q0 111时 再来一个CP Q3翻转一次 J K Q2 Q1 Q0 同步二进制加法计数器 同步二进制加法计数器的波形图与异步二进制加法计数器的画法相同 状态转换表也相同 但是 波形图 4位同步二进制加法计数器 时序图 而异步计数器各触发器翻转时刻不同 低位的领先 高位的迟后 延迟时间为纳秒 ns 级 十进制数用0 9十个数字表示 而数字电路中使用二进制 所以须用二进制数给十进制数编码 5 5 3 3十进制计数器 编码方法 用4位二进制数表示1位十进制数 称为二 十进制编码 又称BCD码 BCD BinaryCodedDecimal 二进制数用8421码 十进制数 用0 9共十个数字表示所以 用十个4位二进制数表示0 9 1 异步十进制加法计数器设计 用下降沿触发的维 阻型J K触发器 异步十进制加法计数器设计 用下降沿触发的维 阻型J K触发器 分析状态转换表 找出JK控制规律 101010 Q2Q1 00时 Q3被清成0 异步十进制加法计数器设计 用下降沿触发的维 阻型J K触发器 2 同步十进制计数器 Q2 Q1 Q2 Q1 Q3 Q2 Q1 Q1 同步十进制加法计数器 动画 3 数字集成电路计数器 1 常用数字集成电路计数器芯片举例 74LS1604位同步十进制加法计数器 直接清除74LS1614位同步二进制加法计数器 直接清除74LS1624位同步十进制加法计数器 同步清除74LS1634位同步二进制加法计数器 同步清除 74LS1904位同步十进制加 减法计数器74LS1914位同步二进制加 减法计数器74LS1924位同步十进制加 减法计数器 带清除74LS1934位同步二进制加 减法计数器 带清除 集成计数器74LS90 国产T4290 的逻辑结构及功能 74LS90 2分频和5分频的十进制计数器 时钟 输出 控制信号 下降沿触发 一位二进制计数器 三位五进制计数器 74LS90的功能 计数功能 2分频器 二进制计数器 五进制计数器 5分频器 74LS90的功能 置9端 清0端的功能 2 由74LS90构成任意进制计数器 A 用一片74LS90组成BCD码异步十进制计数器 计数转换状态表如下 用74LS90组成的异步十进制计数器转换状态表 每一个CPA的下降沿 QA翻转一次 每一个QA的下降沿 1 0 QB翻转一次 B 用一片74L