复习题4-ARM-1.doc

1. ARM处理器中用于反映其工作状态的是CPSR寄存器中的（ ）。 P149A、I位B、T位C、F位D、C位2. 能实现对寄存器R2的值乘8的指令是（ ）。A、MOV R2，R2，LSR #3B、LSR R2，#3C、LSL R2，#3D、MOV R2，R2，LSL #33. 以下ARM指令中，（ ）的源操作数采用了寄存器间接寻址方式。A、MOV R0, 2B、LDR R0, R1C、ADD R0, R1, R2, LSL #1D、BLSUB14. 在ARM汇编程序中，用于标识程序入口的伪指令是（ ）。A、STARTB、AREAC、ENTRYD、CODE325. 在ARM汇编子程序调用过程中，不能用于进行参数传递的是（ ）。A、通用寄存器B、堆栈C、存储器D、链接寄存器注：寄存器R14称为链接寄存器，记作LR。它用于保存子程序的返回地址。6. 在ARM处理器中，采用基址变址寻址方式时，操作数的有效地址等于（ ）。A、基值寄存器内容加上偏移量 B、堆栈指示器内容加上偏移量C、变址寄存器内容加上偏移量 D、程序计数器内容加上偏移量填空1. ARM系统中，按照ATPCS的规定，子程序调用时可以利用（ R0-R3 ）四个寄存器来传递参数，更多的参数可利用（ 堆栈 ）来传递。注：ATPCS即ARM-THUMB procedure call standard的简称。 PCS规定了应用程序的函数可以如何分开地写，分开地编译，最后将它们连接在一起，所以它实际上定义了一套有关过程（函数）调用者与被调用者之间的协议。 PCS强制实现如下约定：调用函数如何传递参数（即压栈方法，以何种方式存放参数），被调用函数如何获取参数，以何种方式传递函数返回值。 PCS的制订是一系列指标的“tradeoff（折衷）”（因为很大程度上涉及系统的一些性能），如会涉及生成代码的大小，调试功能的支持，函数调用上下文处理速度以及内存消耗。当然，通过编译器的支持可以让生成的代码有不同的特性，如gcc编译选项可以支持或不支持framepointer来支持深入调试功能或提高程序运行性能。 PCS是体系结构密切相关的，直接涉及编译器如何使用处理器提供的应用寄存器，如编译器使用什么寄存器作为栈指针，利用哪些寄存器作直接传参等。值得注意的是，没有谁规定说PCS是必须这样而不是那样的。它是应用相关的。任何一个操作系统和应用可以处于它自身的考虑定义自己的PCS。当然，如果那样，也必须有自己的编译器。而实际上，在一个处理器设计时，都会有某种假设，所以PCS某种程度上应该是一样的。 ATPCS就是基于ARM指令集和THUMB指令集过程调用的规范。 ATPCS概述 为了使单独编译的C语言程序和汇编程序之间能够相互调用,必须为子程序之间的调用规定一定的规则.ATPCS就是ARM程序和THUMB程序中子程序调用的基本规则。2. ARM处理器中的I/O端口采用的编址方式是（ 统一编址 ）。3. ARM处理器在完成复位后工作于（ SVC管理 ）模式，复位向量为（ 0x00000000 ），且这时外部中断屏蔽位I和快速中断屏蔽位F均被设置成（ 1 禁止中断 ）。3. 在ARM处理器的七种运行模式中，具备独立的R8R12寄存器的是（ FIQ快中断 ）模式，没有SPSR寄存器的是（ USR用户 ）模式和（ SYS系统 ）模式。 P149 表5.2解答题1. 某非流水式处理器时钟周期为4ns，其平均CPI是4。若对此处理器进行升级，引入了5级流水线，但时钟周期增加了1ns。对一典型程序，采用了流水线的新版处理器所实现的加速比是多少？新、旧两版处理器的MIPS各是多少？ 参考P11 和 P89答：（1）对于一个有N条指令的典型程序来说：非流水式处理器的总执行时间5级流水处理器的总执行时间加速比=，N很大时加速比3.2（2）非流水式处理器CPI=4，则其执行速度=1/(44ns)=625MIPS。5级流水处理器CPI=1，则其执行速度=1 /(15ns)=2000 MIPS。2. 常用的存储器片选译码方法有哪几种，各自有何优缺点？对于采用ARM926EJ-S内核的处理器来说，若要求得到最大的内存空间，则应采用哪种译码方式，最大能寻址的地址范围是多少？答：（1）常用的存储器片选译码方法有全译码、部分译码、线译码。全译码：系统所有地址线都参与译码，其优点是系统中不会出现地址重叠现象，读写可靠。但译码电路相对复杂。部分译码：系统中高段地址线不参与译码，会造成地址空间重叠及不连续。译码电路相对简单。线译码：电路结构简单，但系统必须保证参与片选的地址线不能同时为有效电平；但由于片选信号不是由全部地址线译码的来，所以也存在地址