9.1 存储单元(1.5学时).ppt

1 存储单元 2 什么是SoC 逻辑单元 Analog 静态RAM CPU内核 PAD 3 Memorywall 4 核心是解决容量 速度 价格间的矛盾 建立起多层存储结构 一个金字塔结构的多层存储体系充分体现出容量和速度关系Cache 主存层次 解决CPU与主存的速度上的差距 主存 辅存层次 解决存储的大容量要求和低成本之间的矛盾 多层存储结构概念 5 SoC中存储系统层次性结构 芯片级 板级 嵌入式处理器核 寄存器 紧密耦合存储器TCM 片上SRAM 片外SDRAM SRAM FLASH及其他非易失存储器 Cache 缓冲器 每bit价格降低容量增大存取时间增大访问频度降低存取能耗增大 6 主存储器的主要技术指标 存储容量存储器可以容纳的二进制信息量称为存储容量 寻址空间 由CPU的地址线决定 实际存储容量 在计算机系统中具体配置了多少内存 存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间 又称为读写周期 可靠性 可靠性是用平均故障间隔时间来衡量 MTBF MeanTimeBetweenFailures 功耗 通常是指每个存储元消耗功率的大小 7 存储结构 8 存储器基本结构 译码器 Word0 Word1 Word2 Word N 2 Word N 1 Storage cell M bits M bits N words S 0 S 1 S 2 S N 2 A 0 A 1 A K 1 K log 2 N S N 1 Word0 Word1 Word2 Word N 2 Word N 1 Storage cell S 0 Input Output M bits 直接实现的NxM存储器结构Toomanyselectsignals Nwords Nselectsignals Input Output M bits Decoder 9 存储器结构 阵列 阵列结构的存储器组织 10 存储器结构 层次化 层次化的存储结构 块选择器使每次只有一个存储块工作 11 随机存取存储器RAMa 静态RAM同步SRAM在统一时钟的控制下同步操作 一般支持突发操作FIFO先进先出Multi SRAM具有多数据端口非挥发SRAM NVSRAM 静态加后备电源类SRAM用动态RAM 内部加刷新电路b 动态RAMSDRAMDDRIISDRAMDDRIIISDRAM只读存储器ROMa 掩膜式ROMb 可编程的PROMc 可用紫外线擦除 可编程的EPROMd 可用电擦除 可编程的E2PROM等e 在线编程擦除的FLASH 半导体存储器的分类 12 按构成存储器的器件和存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器按存取方式分类随机存储器RAM RandomAccessMemory 只读存储器ROM Read OnlyMemory 串行访问存储器 SerialAccessStorage 按在计算机中的作用分类主存储器 内存 辅助存储器 外存 高速缓冲存储器 存储器的分类 13 RAM SRAM面积大速度快DRAM需要隔一定的周期进行刷新面积小 1 3个晶体管 速度慢SDRAMSynchronousDynamicRandomAccessMemory 同步动态随机存储器 数据的读写需要时钟来同步DDRSDRAMDoubleDataRateSynchronousDynamicRandomAccessMemory 双数据率同步动态随机存储器 允许在时钟脉冲的上升沿和下降沿传输数据 这样不需要提高时钟的频率就能加倍提高SDRAM的速度 14 FLASH NORFLASH容量小价格贵可以按位读写NANDFLASH容量大价格便宜不能按位读写 需要按block进行读写 15 NORFLASH NOR技术 亦称为Linear技术 闪速存储器是最早出现的FlashMemory 目前仍是多数供应商支持的技术架构 它源于传统的EPROM器件在擦除和编程操作较少而直接执行代码的场合 尤其是纯代码存储的应用中广泛使用 如PC的BIOS固件 移动电话 硬盘驱动器的控制存储器等 NOR技术FlashMemory具有以下特点 程序和数据可存放在同一芯片上 拥有独立的数据总线和地址总线 能快速随机读取 允许系统直接从Flash中读取代码执行 而无需先将代码下载至RAM中再执行 可以单字节或单字编程 但不能单字节擦除 必须以块为单位或对整片执行擦除操作 在对存储器进行重新编程之前需要对块或整片进行预编程和擦除操作 由于NOR技术FlashMemory的擦除和编程速度较慢 而块尺寸又较大 因此擦除和编程操作所花费的时间很长 在纯数据存储和文件存储的应用中 NOR技术显得力不从心 16 NANDFLASH技术 NAND技术FlashMemory具有以下特点 以页为单位进行读和编程操作 1页为256或512B 字节 以块为单位进行擦除操作 1块为4K 8K或16KB 具有快编程和快擦除的功能 其块擦除时间是2ms 而NOR技术的块擦除时间达到几百ms 数据 地址采用同一总线 实现串行读取 随机读取速度慢且不能按字节随机编程 芯片尺寸小 引脚少 是位成本 bitcost 最低的固态存储器 将很快突破每兆字节1美元的价格限制 芯片包含有失效块 其数目最大可达到3 35块 取决于存储器密度 失效块不会影响有效块的性能 但设计者需要将失效块在地址映射表中屏蔽起来 Samsung公司在1999年底开发出世界上第一颗1GbNAND技术闪速存储器基于NAND的存储器可以取代硬盘或其他块设备 17 NOR与NANDFLASH的比较 18 SRAM和DRAM 19 6管SRAM WL BL V DD M 5 M 6 M 4 M 1 M 2 M 3 BL Q P485 20 6管SRAM的版图 21 6管SRAM掩膜 22 8x8SRAM阵列 23 3管DRAM WWL BL 1 M 1 X M 3 M 2 C S BL 2 RWL V DD V DD V T V V DD V T BL 2 BL 1 X RWL WWL 24 单管DRAM Write CsischargedordischargedbyassertingWLandBL Read Chargeredistributiontakesplacesbetweenbitlineandstoragecapacitance Voltageswingissmall typicallyaround250mV 25 ROM WL BL WL BL 1 WL BL WL BL WL BL 0 VDD WL BL GND 二极管ROM MOSROM1 MOSROM2 26 读写时序 读出时间 从存储器中读出数据所需要的时间 等于从提出读请求到数据在输出端上有效之间的延时 写入时间 从提出写请求到最终把输入数据写入存储器之间所经过的时间 读 写周期时间 在前后两次读或写操作之间所要求的最小时间间隔 这一时间通常大于存取时间 27 时序控制 DRAMTiming 地址变化启动存储器操作 28 SRAM接口时序 SRAM FLASH 29 SDRAM存储器接口 SDRAM是随机存储器中价格最低的一种 在大多数计算机系统中用做主存储器 数据以电荷形式储存在电容上 并会在几ms内泄漏掉 为了长期保存 SDRAM必须定期刷新 但动态RAM比静态RAM集成度高 功耗低 从而成本也低 适于作大容量存储器 工作时序比较复杂A0 A10 地址输入引脚 当ACTIVE命令和READ WRITE命令时 来决定使用某个bank内的某个基本存储单元 CLK 时钟信号输入引脚CKE ClockEnable 高电平时有效 当这个引脚处于低电平期间 提供给所有bank预充电和刷新的操作 CS 芯片选择 ChipSelect 这个引脚就是用于选择进行存取操作的芯片 RAS 行地址选择 RowAddressSelect CAS 列地址选择 ColumnAddres