《数字电子技术》PPT课件.ppt

2020 2 15 1 4 5 1同步时序逻辑电路设计的一般步骤 4 5 2同步时序逻辑电路设计举例 返回 结束放映 4 5同步时序逻辑电路的设计 2020 2 15 2 复习 同步计数器的分析方法 步骤 2020 2 15 3 4 5 1同步时序逻辑电路设计的一般步骤 时序逻辑电路设计是分析的逆过程 它是根据一定的设计要求 选择适当的逻辑器件设计出符合要求的逻辑电路的过程 本节仅介绍用门电路及触发器设计同步时序逻辑电路的方法 这种设计方法的基本指导思想是用尽可能少的时钟触发器和尽可能少的连线来实现设计要求 设计同步时序逻辑电路的一般步骤如图4 4 1所示 2020 2 15 4 4 5 2同步时序逻辑电路设计举例 计数器是典型的时序逻辑电路 它的设计具有普遍性 我们以同步计数器为例来讲述同步时序逻辑电路的设计过程 同步计数器设计的一般步骤为 1 分析设计要求 确定触发器数目和类型 2 选择状态编码 3 求状态方程 驱动方程 4 根据驱动方程画逻辑图 5 检查能否自启动 2020 2 15 5 例4 4 1 设计一个8421码十进制计数器 1 确定触发器数目及类型十进制数计数器需要选用十个状态作为一个计数循环 计数长度M 10 因此要求2n 10 则n 4 至少要4个触发器组成计数器 为了使设计出的电路最简单 选择4个触发器组成计数器 并选用JK触发器 2 选择状态编码四个触发器共有十六种状态组合 我们可以从中选出十种作为十进制计数循环 分别用S0 S9表示 选择的方案有多种 根据题意应选择8421编码 即 取排列顺序为Q3Q2Q1Q0 S0 0000 S1 0001 S2 0010 S3 0011 S4 0100 S5 0101 S6 0110 S7 0111 S8 1000 S9 1001 根据选取的状态画状态图 如图4 4 4所示 2020 2 15 6 3 求状态方程 输出方程 驱动方程状态方程是描述计数器次态与现态关系的方程 次态Qn 1和输出CO是以现态Qn为变量的函数 为了获得这个函数关系 我们可以首先根据状态图画卡诺图 如图4 4 5所示 2020 2 15 7 4 画逻辑图根据驱动方程画逻辑图如图表4 4 6所示 2020 2 15 8 5 检查是否具有自启动能力将各个无效状态 1010 1011 1100 1101 1110 1111 依次代入状态方程和输出方程进行计算 得无效状态转换表 如表4 4 1所示 表4 4 1表明 计数器的无效状态可以转入有效状态 计数器具有自启动能力 2020 2 15 9 5 1 1用门电路构成的施密特触发器 5 1 2集成施密特触发器及其应用 5 1施密特触发器 返回 结束放映 第5章脉冲波形的产生与变换 2020 2 15 10 复习 触发器有什么特点 请画出与非门实现的基本RS触发器的电路图 请列出基本RS触发器的功能表 什么叫现态 次态 基本RS触发器的触发方式 2020 2 15 11 第5章脉冲波形的产生与变换 脉冲信号 指突然变化的电压或电流 脉冲电路的研究重点 波形分析 数字电路的研究重点 逻辑功能 获得脉冲波形的方法主要有两种 1 利用脉冲振荡电路产生 2 是通过整形电路对已有的波形进行整形 变换 使之符合系统的要求 2020 2 15 12 以下主要讨论几种常用脉冲波形的产生与变换电路 功能 特点及其主要应用简介 1 施密特触发器 主要用以将非矩形脉冲变换成上升沿和下降沿都很陡峭的矩形脉冲 2 单稳态触发器 主要用以将脉冲宽度不符合要求的脉冲变换成脉冲宽度符合要求的矩形脉冲 3 多谐振荡器 产生矩形脉冲 4 555定时器 2020 2 15 13 主要用途 把变化缓慢的信号波形变换为边沿陡峭的矩形波 特点 电路有两种稳定状态 两种稳定状态的维持和转换完全取决于外加触发信号 触发方式 电平触发 电压传输特性特殊 电路有两个转换电平 上限触发转换电平UT 和下限触发转换电平UT 状态翻转时有正反馈过程 从而输出边沿陡峭的矩形脉冲 返回 5 1施密特触发器 2020 2 15 14 5 1 1用门电路构成的施密特触发器 返回 1 电路组成 两个CMOS反相器 两个分压电阻 用集成门电路构成的施密特触发器 a 电路 b 逻辑符号 2020 2 15 15 2 工作原理 1 工作过程设CMOS反相器的阈值电压UTH VDD 2 输入信号uI为三角波 2020 2 15 16 当uI 0V时 G1截止 G2导通 输出为UOL 即uO 0V 只要满足uI1 UTH 电路就会处于这种状态 第一稳态 当uI上升 使得uI1 UTH时 电路会产生如下正反馈过程 2020 2 15 17 电路会迅速转换为G1导通 G2截止 输出为UOH 即uO VDD的状态 第二稳态 此时的uI值称为施密特触发器的上限触发转换电平UT 显然 uI继续上升 电路的状态不会改变 2020 2 15 18 如果uI下降 uI1也会下降 当uI1下降到UTH时 电路又会产生以下的正反馈过程 电路会迅速转换为G1截止 G2导通 输出为UOL的第一稳态 此时的uI值称为施密特触发器的下限触发转换电平UT uI再下降 电路将保持状态不变 2020 2 15 19 2 工作波形与电压传输特性 施密特触发器将三角波uI变换成矩形波uO 施密特触发器的工作波形及电压传输特性 a 工作波形 b 电压传输特性 3 重要参数 上限触发转换电平UT 下限触发转换电平UT 回差 UT UT UT 通常UT UT 改变R1和R2的大小可以改变回差 UT 2020 2 15 20 集成施密特触发器的UT 和UT 的具体数值可从集成电路手册中查到 如CT74132的UT 1 7V UT 0 9V 所以 UT UT UT 1 7V 0 9V 0 8V 5 1 2集成施密特触发器及其应用 1 施密特反相器 TTL的74LS14和CMOS的CC40106均为六施密特触发的反相器 下面以CC40106为例说明其功能 返回 2020 2 15 21 施密特触发反相器 a 原理框图 b 电压传输特性 c 逻辑符号 为了提高电路的性能 电路在施密特触发器的基础上 增加了整形级和输出级 整形级可以使输出波形的边沿更加陡峭 输出级可以提高电路的负载能力 2020 2 15 22 2 施密特触发与非门电路 为了对输入波形进行整形 许多集成门电路采用了施密特触发形式 比如CMOS的CC4093和TTL的74LS13就是施密特触发的与非门电路 施密特触发与非门的逻辑符号 2020 2 15 23 1 波形变换 将变化缓慢的波形变换成矩形波 如将三角波或正弦波变换成同周期的矩形波 波形变换 施密特触发器的应用 返回 2020 2 15 24 2 脉冲整形 在数字系统中 矩形脉冲经传输后往往发生波形畸变 或者边沿产生振荡等 通过施密特触发器整形 可以获得比较理想的矩形脉冲波形 脉冲整形 波形畸变 边沿振荡 2020 2 15 25 3 脉冲鉴幅 将一系列幅度各异的脉冲信号加到施密特触发器的输入端 只有那些幅度大于UT 的脉冲才会在输出端产生输出信号 可见 施密特触发器具有脉冲鉴幅能力 脉冲鉴幅 2020 2 15 26 5 2 1用门电路构成的单稳态触发器 5 2单稳态触发器 5 2 2集成单稳态触发器及其应用 返回 结束放映 2020 2 15 27 复习 施密特触发器的特点和主要应用 2020 2 15 28 工作特点 第一 它有稳态和暂稳态两个不同的工作状态 第二 在外加脉冲作用下 触发器能从稳态翻转到暂稳态 第三 在暂稳态维持一段时间后 将自动返回稳态 暂稳态维持时间的长短取决于电路本身的参数 与外加触发信号无关 例 楼道的路灯 5 2单稳态触发器 5 2 1用集成门电路构成的单稳态触发器 返回 1 电路组成及工作原理 暂稳态是靠RC电路的充放电过程来维持的 由于图示电路的RC电路接成微分电路形式 故该电路又称为微分型单稳态触发器 集成门电路构成的单稳态触发器 2020 2 15 30 1 输入信号uI为0时 电路处于稳态 uI2 VDD uO UOL 0 uO1 UOH VDD 2 外加触发信号 电路翻转到暂稳态 当uI产生正跳变时 uO1产生负跳变 经过电容C耦合 使uI2产生负跳变 G2输出uO产生正跳变 uO的正跳变反馈到G1输入端 从而导致如下正反馈过程 2020 2 15 31 使电路迅速变为G1导通 G2截止的状态 此时 电路处于uO1 UOL uO uO2 UOH的状态 然而这一状态是不能长久保持的 故称为暂稳态 2020 2 15 32 3 电容C充电 电路由暂稳态自动返回稳态 在暂稳态期间 VDD经R对C充电 使uI2上升 当uI2上升达到G2的UTH时 电路会发生如下正反馈过程 2020 2 15 33 使电路迅速由暂稳态返回稳态 uO1 UOH uO uO2 UOL 从暂稳态自动返回稳态之后 电容C将通过电阻R放电 使电容上的电压恢复到稳态时的初始值 2020 2 15 34 单稳态触发器工作波形 2020 2 15 35 2 主要参数 1 输出脉冲宽度tw输出脉冲宽度tw 就是暂稳态的维持时间 根据uI2的波形可以计算出 tw 0 7RC 2 恢复时间tre暂稳态结束后 电路需要一段时间恢复到初始状态 一般 恢复时间tre为 3 5 放电时间常数 通常放电时间常数远小于RC 2020 2 15 36 设触发信号的时间间隔为T 为了使单稳态触发器能够正常工作 应当满足T tw tre的条件 即Tmin tw tre 因此 单稳态触发器的最高工作频率为fmax 1 Tmin 1 tw tre 在使用微分型单稳态触发器时 输入触发脉冲uI的宽度tw1应小于输出脉冲的宽度tw 即tw1 tw 否则电路不能正常工作 如出现tw1 tw的情况时 可在触发信号源uI和G1输入端之间接入一个RC微分电路 3 对输入触发脉冲宽度的要求 3 最高工作频率fmax 或最小工作周期Tmin 2020 2 15 37 5 2 2集成单稳态触发器及其应用 用集成门电路构成的单稳态触发器虽然电路简单 但输出脉冲宽度的稳定性较差 调节范围小 而且触发方式单一 因此实际应用中常采用集成单稳态触发器 返回 1 输入脉冲触发方式 上升沿触发下降沿触发 2020 2 15 38 2 不可重复触发型与可重复触发型 图 a 为不可重复型触发单稳态触发器该电路在触发进入暂稳态期间如再次受到触发 对原暂稳态时间没有影响 输出脉冲宽度tw仍从第一次触发开始计算 图 b 为可重复触发型单稳态触发器该电路在触发进入暂稳态期间如再次被触发 则输出脉冲宽度可在此前暂稳态时间的基础上再展宽tw 因此 采用可重复触发单稳态触发器时能比较方便地得到持续时间更长的输出脉冲宽度 2020 2 15 39 3 TTL集成单稳态触发器电路74121的功能及其应用 74121是一种不可重复触发的单稳态触发器 它既可采用上升沿触发 又可采用下降沿触发 其内部还设有定时电阻Rint 约为2k 74121电路的功能表 74121的电路符号 触发输入端 输出端 外接定时元件引脚 内部电阻引脚 2020 2 15 40 功能 1 触发方式 2020 2 15 41 74121应用电路 2 定时元件接法 输出脉冲uO的宽度 tw 0 7RCext外接电容Cext一般取值范围为10pF 10 F 在要求不高的情况下最大值可达1000 F 图 a 外接电阻R Rext 1 4 40k 图 b 用内部电阻R Rint 约为2k 2020 2 15 42 4 单稳态触发器的应用 返回 1 脉冲延时 单稳态触发器的主要应用是整形 定时和延时 单稳电路的延时作用 如果需要延迟脉冲的触发时间 可利用单稳电路来实现 uO的下降沿比uI的下降沿延迟了tw的时间 2020 2 15 43 2 脉冲定时 单稳态触发器能够产生一定宽度tw的矩形脉冲 利用这个脉冲去控制某一电路 则可使它在tw时间内动作 或者不动作 脉冲定时 2020 2 15 44 5 3 1用门电路组成的多谐振荡器 5 3多谐振荡器 5 4 3石英晶体多谐振荡器 返回 结束放映 2020 2 15 45 复习 单稳态触发器的工作特点 主要参数 主要应用 2020 2 15 46 1 多谐振荡器没有稳定状态 只有两个暂稳态 2 通过电容的充电和放电 使两个暂稳态相互交替 从而产生自激振荡 无需外触发 3 输出周期性的矩形脉冲信号 由于含有丰富的谐波分量 故称作多谐振荡器 5 3多谐振荡器 2020 2 15 47 1 CMOS反相器构成的多谐振荡器 R的选择应使G1工作在电压传输特性的转折区 此时 由于uO1即为uI2 G2也工作在电压传输特性的转折区 若uI有正向扰动 必然引起下述正反馈过程 CMOS反相器构成的多谐振荡器 5 3 1对称式多谐振荡器 2020 2 15 48 使uO1迅速变成低电平 而uO2迅速变成高电平 电路进入第一暂稳态 此时 电容C通过R放电 然后uO2向C反向充电 随着电容C的的放电和反向充电 uI不断下降 达到uI UTH时 电路又产生一次正反馈过程 从而使uO1迅速变成高电平 uO2迅速变成低电平 电路进入第二暂稳态 此时 uO1通过R向电容C充电 2020 2 15 49 随着电容C的不断充电 uI不断上升 当uI UTH时 电路又迅速跳变为第一暂稳态 如此周而复始 电路不停地在两个暂稳态之间转换 电路将输出矩形波 振荡周期为T 1 4RC CMOS反相器构成多谐振荡器的工作波形 2020 2 15 50 5 3 2石英晶体振荡器 返回 前面介绍的多谐振荡器的一个共同特点就是振荡频率不稳定 容易受温度 电源电压波动和RC参数误差的影响 而在数字系统中 矩形脉冲信号常用作时钟信号来控制和协调整个系统的工作 因此 控制信号频率不稳定会直接影响到系统的工作 显然 前面讨论的多谐振荡器是不能满足要求的 必须采用频率稳定度很高的石英晶体多谐振荡器 2020 2 15 51 石英晶体的阻抗频率特性图 石英晶体具有很好的选频特性 当振荡信号的频率和石英晶体的固有谐振频率fo相同时 石英晶体呈现很低的阻抗 信号很容易通过 而其它频率的信号则被衰减掉 2020 2 15 52 因此 将石英晶体串接在多谐振荡器的回路中就可组成石英晶体振荡器 这时 振荡频率只取决于石英晶体的固有谐振频率fo 而与RC无关 石英晶体振荡器电路 在对称式多谐振荡器的基础上 串接一块石英晶体 就可以构成一个石英晶体振荡器电路 该电路将产生稳定度极高的矩形脉冲 其振荡频率由石英晶体的串联谐振频率fo决定 2020 2 15 53 目前 家用电子钟几乎都采用具有石英晶体振荡器的矩形波发生器 由于它的频率稳定度很高 所以走时很准 通常选用振荡频率为32768HZ的石英晶体谐振器 因为32768 215 将32768HZ经过15次二分频 即可得到1HZ的时钟脉冲作为计时标准 2020 2 15 54 5 4 1555定时器 5 4555定时器及其应用 5 4 2555定时器典型应用 本章小结 返回 结束放映 2020 2 15 55 复习 多谐振荡器的特点 多谐振荡器的主要参数 若要求频率稳定性高 需采用怎样的多谐振荡器 2020 2 15 56 为数字 模拟混合集成电路 可产生精确的时间延迟和振荡 内部有3个5K 的电阻分压器 故称555 在波形的产生与变换 测量与控制 家用电器 电子玩具等许多领域中都得到了应用 5 4555定时器及其应用 2020 2 15 57 各公司生产的555定时器的逻辑功能与外引线排列都完全相同 5 4 1555定时器 返回 1 电路组成 555定时器 a 原理图 b 外引线排列图 电阻分压器 电压比较器 基本RS触发器 放电管T 缓冲器 2020 2 15 59 1 电阻分压器由3个5k 的电阻R组成 为电压比较器C1和C2提供基准电压 2020 2 15 60 2 电压比较器C1和C2 当U U 时 UC输出高电平 反之则输出低电平 2020 2 15 61 2020 2 15 62 2020 2 15 63 3 基本RS触发器其置0和置1端为低电平有效触发 R是低电平有效的复位输入端 正常工作时 必须使R处于高电平 2020 2 15 64 4 放电管TT是集电极开路的三极管 相当于一个受控电子开关 输出为0时 T导通 输出为1时 T截止 2020 2 15 65 5 缓冲器缓冲器由G3和G4构成 用于提高电路的负载能力 2020 2 15 66 2 工作原理 TH接至反相输入端 当TH UR1时 UC1输出低电平 使触发器置0 故称为高触发端 有效时置0 TR接至同相输入端 当TR UR2时 UC2输出低电平 使触发器置1 故称为低触发端 有效时置1 555定时器的功能表 2020 2 15 67 5 4 2555定时器典型应用 返回 1 构成施密特触发器 思考 施密特触发器的特点 回差特性 上升过程和下降过程有不同的转换电平UT 和UT 如何与555定时器发生联系 内部比较器有两个不同的基准电压UR1和UR2 2020 2 15 68 1 构成施密特触发器 555定时器构成的施密特触发器 a 电路 b 工作波形 如果在UIC加上控制电压 则可以改变电路的UT 和UT 2020 2 15 69 2 构成单稳态触发器 1 得到负脉冲外触发 使高触发置0端TH有效 暂稳态0自动返回 通过电容C的充放电使低触发置1端TR有效 稳态1 思路 外触发 自动返回 2 得到正脉冲外触发 使低触发置1端TR有效 暂稳态1自动返回 通过电容C的充放电使高触发置0端TH有效 稳态0 2020 2 15 70 555定时器构成的单稳态触发器 a 电路 b 工作波形 工作原理 稳态为0 低触发有效置1 T截止 C充电 自动高触发返0 提高基准电压稳定性的滤波电容 输出脉冲的宽度tw 1 1RC 当触发脉冲uI为高电平时 VCC通过R对C充电 当TH uC 2 3VCC时 高触发端TH有效置0 此时 放电管导通 C放电 TH uC 0 稳态为0状态 此时放电管T截止 VCC通过R对C充电 当TH uC 2 3VCC时 使高触发端TH有效 置0状态 电路自动返回稳态 此时放电管T导通 电路返回稳态后 C通过导通的放电管T放电 使电路迅速恢复到初始状态 2020 2 15 71 工作原理 当触发脉冲uI下降沿到来时 低触发端TR有效置1状态 电路进入暂稳态 当触发脉冲uI为高电平时 VCC通过R对C充电 当TH uC 2 3VCC时 高触发端TH有效置0 此时 放电管导通 C放电 TH uC 0 稳态为0状态 此时放电管T截止 VCC通过R对C充电 当TH uC 2 3VCC时 使高触发端TH有效 置0状态 电路自动返回稳态 此时放电管T导通 电路返回稳态后 C通过导通的放电管T放电 使电路迅速恢复到初始状态 2020 2 15 72 3 构成多谐振荡器 设计思想 是无稳态电路 两个暂稳态不断地交替 利用放电管T作为一个受控电子开关 使电容充电 放电而改变TH TR 则交替置0 置1 555定时器构成的多谐振荡器 a 电路 b 工作波形 电容C充电 充 R1 R2 C 电容C放电 放 R2C 振荡器输出脉冲uO的工作周期为 T 0 7 R1 2R2 C 2020 2 15 73 返回 本章介绍了各种产生和变换矩形脉冲的电路 施密特触发器有两种稳态 但状态的维持与翻转受输入信号电平的控制 所以输出脉冲的宽度是由输入信号决定的 单稳态触发器只有一个稳态 在外加触发脉冲作用下 能够从稳态翻转为暂稳态 但暂稳态的持续时间取决于电路内部的元件参数 与输入信号无关 因此 单稳态触发器可以用于产生脉宽固定的矩形脉冲波形 本章小结 2020 2 15 74 多谐振荡器没有稳态 只有两个暂稳态 两个暂稳态之间的转换 是由电路内部电容的充 放电作用自动进行的 所以它不需要外加触发信号 只要接通电源就能自动产生矩形脉冲信号 555定时器是一种用途很广的集成电路 除了能构成施密特触发器 单稳态触发器和多谐振荡器以外 还可以接成各种应用电路 读者可参阅有关书籍自行设计出所需的电路 2020 2 15 75 第6章半导体存储器和可编程逻辑器件 6 1 3只读存储器 ROM 6 1 2随机存取存储器 RAM 6 1半导体存储器 返回 结束放映 6 1 1概述 6 1 4存储量的扩展 6 1 5在组合逻辑电路中的应用 2020 2 15 76 第6章半导体存储器和可编程逻辑器件 本章内容 随机存取存储器RAM和只读存储器ROM的结构 工作原理及存储器容量扩展的方法 可编程阵列逻辑PAL 通用阵列GAL的结构与特点 CPLD和FPGA的结构特点 可编程逻辑器件的开发与应用技术 2020 2 15 77 6 1半导体存储器 数字系统中用于存储大量二进制信息的器件是存储器 穿孔卡片 纸带 磁芯存储器 半导体存储器半导体存储器的优点 容量大 体积小 功耗低 存取速度快 使用寿命长等 半导体存储器按照内部信息的存取方式不同分为两大类 1 只读存储器ROM 用于存放永久性的 不变的数据 2 随机存取存储器RAM 用于存放一些临时性的数据或中间结果 需要经常改变存储内容 2020 2 15 78 6 1 1概述 1 半导体存储器的分类与作用 根据半导体存储器的存取特性不同 半导体存储器可分为随机存取存储器 RandomAccessMemory 简称RAM 和只读存储器 Read OnlyMemory 简称ROM 随机存取存储器又分为静态RAM 简称SRAM 和动态RAM 简称DRAM 只读存储器可分为掩膜ROM 一次可编程ROM PROM 可改写只读存储器 EPROM E2PROM FlashMemory 等 2020 2 15 79 半导体存储器的分类如图6 1 1所示 半导体存储器主要是用作微型计算机中的内存储器 用于存放系统中的程序和数据 此外 也可用来构成组合逻辑电路 2020 2 15 80 1 半导体存储器的主要性能指标 1 存储容量存储容量是存储器的一个重要指标 它是指存储器能存放二进制代码的数量 通常用N M 字 位 来表示 N表示存储器中地址 存储 单元数 M代表每个地址单元中的存储二进制码的位数 2 最大存取时间存储器从接收到寻找存储单元的地址码开始 到它取出或存入二进制数码为止所需的时间叫做存取时间 通常手册上给出该参数的上限值 称为最大存取时间 最大存储时间愈短 说明存储器芯片的工作速度愈高 一般情况下 SRAM的工作速度优于DRAM DRAM的工作速度优于只读存储器 ROM 2020 2 15 81 6 1 2随机存取存储器 RAM 随机存取存储器又叫随机读 写存储器 简称RAM 指的是可以从任意选定的单元读出数据 或将数据写入任意选定的存储单元 优点 读写方便 使用灵活 缺点 掉电丢失信息 返回 分类 SRAM 静态随机存取存储器 DRAM 动态随机存取存储器 2020 2 15 82 1 RAM的结构和读写原理 1 RAM的结构框图 RAM的结构框图 I O端画双箭是因为数据即可由此端口读出 也可写入 2020 2 15 83 存储矩阵 共有28 256 行 24 16 列共212 4096 个信息单元 即字 每个信息单元有k位二进制数 1或0 存储器中存储单元的数量称为存储容量 字数 位数k 2020 2 15 84 地址译码器行地址译码器 输入8位行地址码 输出256条行选择线 用x表示 列地址译码器 输入4位列地址码 输出16条列选择线 用Y表示 2020 2 15 85 读写控制电路 当R W 0时 进行写入 Write 数据操作 当R W 1时 进行读出 Read 数据操作 2020 2 15 86 RAM存储矩阵的示意图 2564 256个字 每个字4位 RAM存储矩阵的示意图 如果X0 Y0 1 则选中第一个信息单元的4个存储单元 可以对这4个存储单元进行读出或写入 2020 2 15 87 2 RAM的读写原理 以图8 1为例 当CS 时 RAM被选中工作 若A11A10A9A8A7A6A5A4A3A2A1A0 000000000000表示选中列地址为A11A10A9A8 0000 行地址为A7A6A5A4A3A2A1A0 00000000的存储单元 此时只有X0和Y0为有效 则选中第一个信息单元的k个存储单元 可以对这k个存储单元进行读出或写入 2020 2 15 88 若此时R W 1 则执行读操作 将所选存储单元中的数据送到I O端上 若此时R W 0时 进行写入数据操作 当CS 1时 不能对RAM进行读写操作 所有端均为高阻态 2020 2 15 89 3 RAM的存储单元按工作原理分为 静态存储单元 利用基本RS触发器存储信息 保存的信息不易丢失 动态存储单元 利用MOS的栅极电容来存储信息 由于电容的容量很小 以及漏电流的存在 为了保持信息 必须定时给电容充电 通常称为刷新 2020 2 15 90 2 静态读写存储器 SRAM 集成电路6264简介 采用CMOS工艺制成 存储容量为8K 8位 典型存取时间为100ns 电源电压 5V 工作电流40mA 维持电压为2V 维持电流为2 A 8K 213 有13条地址线A0 A12 每字有 位 有 条数据线I O0 I O7 6264引脚图 四条控制线 2020 2 15 91 表 6264的工作方式表 3 Intel2114A是1K字 4位SRAM 它是双列直插18脚封装器件 采用5V供电 与TTL电平完全兼容 4 Intel2116是16K 1位动态存储器 DRAM 是典型的单管动态存储芯片 它是双列直插16脚封装器件 采用 12V和 5V三组电源供电 其逻辑电平与TTL兼容 2020 2 15 92 6 1 2只读存储器 ROM 返回 1 固定ROM 只读存储器所存储的内容一般是固定不变的 正常工作时只能读数 不能写入 并且在断电后不丢失其中存储的内容 故称为只读存储器 ROM组成 地址译码器存储矩阵输出电路 ROM结构方框图 2020 2 15 93 地址译码器有n个输入端 有2n个输出信息 每个输出信息对应一个信息单元 而每个单元存放一个字 共有2n个字 W0 W1 W2n 1称为字线 每个字有m位 每位对应从D0 D1 Dm 1输出 称为位线 存储器的容量是2n m 字线 位线 ROM中的存储体可以由二极管 三极管和MOS管来实现 2020 2 15 94 二极管ROM 字的读出方法 在对应的存储单元内存入的是1还是0 是由接入或不接入相应的二极管来决定的 2020 2 15 95 存储矩阵 为了便于表达和设计 通常将图8 5简化如图8 7所示 4 4ROM阵列图 有存储单元 地址译码器 二极管ROM 2020 2 15 96 在编程前 存储矩阵中的全部存储单元的熔丝都是连通的 即每个单元存储的都是1 用户可根据需要 借助一定的编程工具 将某些存储单元上的熔丝用大电流烧断 该单元存储的内容就变为0 此过程称为编程 熔丝烧断后不能再接上 故PROM只能进行一次编程 2 可编程只读存储器 PROM PROM的可编程存储单元 2020 2 15 97 3 可擦可编程ROM EPROM 最早出现的是用紫外线照射擦除的EPROM 浮置栅MOS管 简称FAMOS管 的栅极被SiO2绝缘层隔离 呈浮置状态 故称浮置栅 当浮置栅带负电荷时 FAMOS管处于导通状态 源极 漏极可看成短路 所存信息是0 若浮置栅上不带有电荷 则FAMOS管截止 源极 漏极间可视为开路 所存信息是1 2020 2 15 98 浮置栅EPROM a 浮置栅MOS管的结构 b EPROM存储单元 带负电 导通 存0 不带电 截止 存1 2020 2 15 99 浮置栅EPROM出厂时 所有存储单元的FAMOS管浮置栅都不带电荷 FAMOS管处于截止状态 写入信息时 在对应单元的漏极与衬底之间加足够高的反向电压 使漏极与衬底之间的PN结产生击穿 雪崩击穿产生的高能电子堆积在浮置栅上 使FAMOS管导通 当去掉外加反向电压后 由于浮置栅上的电子没有放电回路能长期保存下来 在的环境温度下 以上的电荷能保存 年以上 如果用紫外线照射FAMOS管 分钟 浮置栅上积累的电子形成光电流而泄放 使导电沟道消失 FAMOS管又恢复为截止状态 为便于擦除 芯片的封装外壳装有透明的石英盖板 2020 2 15 100 6 1 4存储器容量的扩展 存储器的容量 字数 位数 位扩展 即字长扩展 将多片存储器经适当的连接 组成位数增多 字数不变的存储器 方法 用同一地址信号控制n个相同字数的RAM 返回 2020 2 15 101 例 将256 1的RAM扩展为256 8的RAM 将8块256 1的RAM的所有地址线和CS 片选线 分别对应并接在一起 而每一片的位输出作为整个RAM输出的一位 2020 2 15 102 256 8RAM需256 1RAM的芯片数为 图8 10RAM位扩展 将256 1的RAM扩展为256 8的RAM 2020 2 15 103 字扩展 将多片存储器经适当的连接 组成字数更多 而位数不变的存储器 例 由1024 8的RAM扩展为4096 8的RAM 共需四片1024 8的RAM芯片 1024 8的RAM有10根地址输入线A9 A0 4096 8的RAM有12根地址输入线A11 A0 选用2线 4线译码器 将输入接高位地址A11 A10 输出分别控制四片RAM的片选端 2020 2 15 104 RAM字扩展 由1024 8的RAM扩展为4096 8的RAM 2020 2 15 105 3 字位扩展 例 将1024 4的RAM扩展为2048 8RAM 位扩展需2片芯片 字扩展需2片芯片 共需4片芯片 字扩展只增加一条地址输入线A10 可用一反相器便能实现对两片RAM片选端的控制 字扩展是对存储器输入端口的扩展 位扩展是对存储器输出端口的扩展 2020 2 15 106 RAM的字位扩展 将1024 4的RAM扩展为2048 8RAM 2020 2 15 107 6 1 5存储器在组合逻辑电路中的应用 EPROM的应用 程序存储器 码制转换 字符发生器 波形发生器等 例 试用2716EPROM设计一个驱动共阴极八段字符显示器的显示译码器 返回 解 根据题目要求可知 该显示译码器是一个输入变量为4 输出变量为8的组合逻辑电路2716EPROM是2K 8位的EPROM芯片 共有11根地址线 即A10 A0 8根数据线 即D7 D0 2020 2 15 108 显示译码器的BCD码输入D C B A分别接2716EPROM的A3 A2 A1 A0 译码输出a b c d e f g h分别接2716EPROM的D0 D1 D2 D3 D4 D5 D6 D7 2716EPROM的多余高位地址线A10 A4都接低电平 即在前16个地址上储存显示译码数据 而其它地址单元的数据可任意 用2716EPROM构成八段显示译码器电路如图6 1 11所示 2020 2 15 109 2020 2 15 110 其它类型存储器简介 1 EEPROM 用电气方法在线擦除和编程的只读存储器 存储单元采用浮栅隧道氧化层MOS管 写入的数据在常温下至少可以保存十年 擦除 写入次数为 万次 10万次 2 快闪存储器FlashMemory 采用与EPROM中的叠栅MOS管相似的结构 同时保留了EEPROM用隧道效应擦除的快捷特性 理论上属于ROM型存储器 功能上相当于RAM 单片容量已达64MB 并正在开发256MB的快闪存储器 可重写编程的次数已达100万次 返回 2020 2 15 111 由美国Dallas半导体公司推出 为封装一体化的电池后备供电的静态读写存储器 它以高容量长寿命锂电池为后备电源 在低功耗的SRAM芯片上加上可靠的数据保护电路所构成 其性能和使用方法与SRAM一样 在断电情况下 所存储的信息可保存10年 其缺点主要是体积稍大 价格较高 此外 还有一种nvSRAM 不需电池作后备电源 它的非易失性是由其内部机理决定的 已越来越多地取代EPROM 并广泛应用于通信设备 办公设备 医疗设备 工业控制等领域 3 非易失性静态读写存储器NVSRAM 2020 2 15 112 串行存储器是为适应某些设备对元器件的低功耗和小型化的要求而设计的 主要特点 所存储的数据是按一定顺序串行写入和读出的 故对每个存储单元的访问与它在存储器中的位置有关 4 串行存储器 5 多端口存储器MPRAM 多端口存储器是为适应更复杂的信息处理需要而设计的一种在多处理机应用系统中使用的存储器 特点 有多套独立的地址机构 即多个端口 共享存储单元的数据 多端口RAM一般可分为双端口SRAM VRAM FIFO MPRAM等几类 2020 2 15 113 常见存储器规格型号 2020 2 15 114 第6章半导体存储器和可编程逻辑器件 6 2 3通用阵列逻辑 GAL 6 2 2可编程阵列逻辑 PAL 6 2可编程逻辑器件 PLD 6 2 1现场可编程逻辑阵列 FPLA 返回 结束放映 6 2 4EPLD CPLD与FPGA 6 2 5GAL器件的应用举例 本章小结 2020 2 15 115 复习 只读存储器的分类 各自特点 6 2 1现场可编程逻辑阵列 FPLA 6 2可编程逻辑器件 PLD 返回 1 PLD在数字集成芯片中的位置 数字SSI MSI集成LSI VLSI电路ASIC全定制ASIC门阵列半定制ASIC标准单元PLD 一 PLD概述 2020 2 15 117 1 数字集成电路按照芯片设计方法的不同分类 通用型SSI MSI集成电路 LSI VLSI集成电路 如微处理器 单片机等 专用集成电路ASIC LSI或VLSI 2020 2 15 118 2 ASIC分类 全定制ASIC 硅片没有经过预加工 其各层掩模都是按特定电路功能专门制造的 半定制ASIC 按一定规格预先加工好的半成品芯片 然后再按具体要求进行加工和制造 包括门阵列 标准单元和可编程逻辑器件 PLD 三种 2020 2 15 119 2 可编程逻辑器件 PLD 1 定义 PLD是厂家作为一种通用型器件生产的半定制电路 用户可以利用软 硬件开发工具对器件进行设计和编程 使之实现所需要的逻辑功能 2 PLD的基本结构框图其中输入缓冲电路可产生输入变量的原变量和反变量 并提供足够的驱动能力 2020 2 15 120 3 按集成度分类 低密度PLD LDPLD 结构简单 成本低 速度高 设计简便 但其规模较小 通常每片只有数百门 难于实现复杂的逻辑 按编程部位分类LDPLD 2020 2 15 121 高密度PLD HDPLD 4 PLD器件的优点缩短设计周期 降低设计风险高可靠性和可加密性降低了产品生产的总费 2020 2 15 122 5 常采用可编程元件 存储单元 的类型 一次性编程的熔丝或反熔丝元件 紫外线擦除 电可编程的EPROM UVEPROM 存储单元 即UVCMOS工艺结构 电擦除 电可编程存储单元 一类是E2PROM即E2CMOS工艺结构 另一类是快闪 Flash 存储单元 基于静态存储器 SRAM 的编程元件 其中 类和 类目前使用最广泛 2020 2 15 123 几种常用逻辑符号表示方法 a 输入缓冲器 b 与门 c 或门 d 三种连接 6 几种常见的逻辑符号表示方法 2020 2 15 124 二 现场可编程逻辑阵列 FPLA 1 FPLA基本电路结构 如图6 2 3所示 现场可编程逻辑阵列FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成 图中与逻辑阵列最多可产生8个可编程的乘积项 或逻辑阵列最多产生4个组织逻辑函数 2020 2 15 125 FPLA的规格用输入变量数 与逻辑阵列的输出端数 或逻辑阵列的输出端数三者的乘积表示 比较FPLA与ROM 就可以发现它们的结构极为相似 都是由一个与逻辑阵列 一个或逻辑阵列和输出缓冲器组成 两者的不同点在于 ROM的与逻辑阵列 地址译码器 是固定的 将输入变量的全部最小项都译出了 而FPLA的与逻辑阵列是可编程的 所能产生的乘积项 与项 比ROM少得多 2020 2 15 126 FPLA的输出缓冲器的结构形式除三态输出以外 还有集电极开路门 OC门 结构 还有一些FPLA器件在或逻辑阵列输出端与缓冲器之间设置了可编程的异或门 以实现对输出的极性进行控制 如图6 2 4所示 图中XOR为输出极性控制编程单元 当XOR的熔丝接通 即XOR 0 Y3 Y2 Y1 Y0与S3 S2 S1 S0同相 当XOR的熔丝熔断了 即XOR 1 Y3 Y2 Y1 Y0与S3 S2 S1 S0反相 2020 2 15 127 FPLA分组合逻辑型FPLA和时序逻辑型FPLA 在与一或逻辑阵列基础上增加若干触发器 即构成时序逻辑型FPLA 又称PLS 如图6 2 5所示 其中所有触发器的输入端均由或逻辑阵列输出端控制 同时触发器的状态Q1 Q4又反馈回与逻辑阵列中 作为与输入端 这样 就能方便地构成时序逻辑电路 2020 2 15 128 2 用FPLA设计组合逻辑电路 任何一个逻辑函数式都可以变换成与一或表达式 因而任何一个逻辑函数都能用一级与逻辑电路和一级或逻辑电路来实现 也即说明FPLA可以实现任一组合逻辑函数 例6 2 1 用FPLA设计4位二进制码转换为格蕾码电路 2020 2 15 129 2020 2 15 130 6 2 2可编程阵列逻辑 PAL 1 PAL的结构与阵列 可编程 或阵列 固定输出电路 固定 PAL的结构 返回 2020 2 15 131 2 PAL的输出结构 专用输出结构 输出端只能输出信号 不能兼作输入 只能实现组合逻辑函数 目前常用的产品有PAL10H8 PAL10L8等 2020 2 15 132 可编程I O结构 输出端有一个三态缓冲器 三态门受一个乘积项的控制 当三态门禁止 输出呈高阻状态时 I O引脚作输入用 当三态门被选通时 I O引脚作输出用 2020 2 15 133 寄存器输出结构 输出端有一个D触发器 在使能端的作用下 触发器的输出信号经三态门缓冲输出 能记忆原来的状态 从而实现时序逻辑功能 2020 2 15 134 异或 寄存器型输出结构 输出部分有两个或门 它们的输出经异或门后再经D触发器和三态缓冲器输出 这种结构便于对与或逻辑阵列输出的函数求反 还可以实现对寄存器状态进行维持操作 适用于实现计数器及状态 A 0 A A 1 A 2020 2 15 135 3 PAL的命名PAL共有21种 通过不同的命名可以区别 图8 17PAL的命名 2020 2 15 136 4 PAL的优点 提高了功能密度 节省了空间 通常一片PAL可以代替4 12片SSI或2 4片MSI 同时 虽然PAL只有20多种型号 但可以代替90 的通用器件 因而进行系统设计时 可以大大减少器件的种类 提高了设计的灵活性 且编程和使用都比较方便 有上电复位功能和加密功能 可以防止非法复制 2020 2 15 137 6 2 3通用阵列逻辑 GAL 20世纪80年代初 美国Lattice半导体公司研制 GAL的结构特点 输出端有一个组态可编程的输出逻辑宏单元OLMC 通过编程可以将GAL设置成不同的输出方式 这样 具有相同输入单元的GAL可以实现PAL器件所有的输出电路工作模式 故而称之为通用可编程逻辑器件 GAL与PAL的区别 PAL是PROM熔丝工艺 为一次编程器件 而GAL是E2PROM工艺 可重复编程 PAL的输出是固定的 而GAL用一个可编程的输出逻辑宏单元 OLMC 做为输出电路 GAL比PAL更灵活 功能更强 应用更方便 几乎能替代所有的PA 器件 2020 2 15 138 GAL分为两大类 一类是普通型 它的与 或结构与PAL相似 如GAL16V8 GAL20V8等 另一类为新型 其与 或阵列均可编程 与PLA相似 主要有GAL39V8 例 普通型GAL16V8的基本特点 1 GAL的基本结构 8个输入缓冲器和8个输出反馈 输入缓冲器 8个输出逻辑宏单元OLMC和8个三态缓冲器 每个OLMC对应一个I O引脚 2020 2 15 139 GAL16V8的逻辑图 2020 2 15 140 GAL器件没有独立的或阵列结构 各个或门放在各自的输出逻辑宏单元 OLMC 中 由8 8个与门构成的与阵列 共形成64个乘积项 每个与门有32个输入项 由8个输入的原变量 反变量 16 和8个反馈信号的原变量 反变量 16 组成 故可编程与阵列共有32 8 8 2048个可编程单元 系统时钟CK和三态输出选通信号OE的输入缓冲器 2020 2 15 141 OLMC的逻辑图 2 输出逻辑宏单元 OLMC 的结构 2020 2 15 142 或门 有8个输入端 和来自与阵列的8个乘积项 PT 相对应 异或门 用于选择输出信号的极性 D触发器 使GAL适用于时序逻辑电路 4个多路开关 MUX 在结构控制字段作用下设定输出逻辑宏单元的状态 2020 2 15 143 GAL的结构控制字 3 GAL的结构控制字 XOR n 输出极性选择位 共有8位 分别控制8个OLMC的输出极性 异或门的输出D与它的输入信号B和XOR n 之间的关系为 D B XOR当XOR 0时 即D B 当XOR 1时 即D B 2020 2 15 144 SYN n 时序逻辑电路 组合逻辑电路选择位 当SYN 0时 D触发器处于工作状态 OLMC可为时序逻辑电路 当SYN 1时 D触发器处于非工作状态 OLMC只能是组合逻辑电路 注意 当SYN 0时 可以通过其它控制字 使D触发器不被使用 这样便可以构成组合逻辑输出 但只要有一个OLMC需要构成时序逻辑电路时 就必须使SYN 0 AC0 AC1 n 与SYN相配合 用来控制输出逻辑宏单元的输出组态 2020 2 15 145 4 GAL的5种工作模式 只要写入不同的结构控制字 就可以得到不同类型的输出电路结构 2020 2 15 146 6 2 4EPLD CPLD与FPGA 前面所述FPLA PAL GAL器件都属于低密度器件 而EPLD CPLD和FPGA都属于高密度器件 在低密度器件中 只有GAL还在使用 主要用在中 小规模数字逻辑方面 现在的可编程逻辑器件以大规模 超大规模集成电路工艺制造的CPLD FPGA为主 鉴于CPLD FPGA的开发应用涉及到更深层次的内容 将有专门的EDA技术课程进行讲授 在此只对器件作些简单介绍 2020 2 15 147 一 可擦除的可编程逻辑器件 EPLD EPLD是继PAL GAL之后推出的一种可编程逻辑器件 它采用CMOS和UVEPROM工艺制作 集成度比PAL和GAL器件高得多 其产品多半属于高密度PLD 目前EPLD产品的集成度最高已达1万门以上 与PAL和GAL相比 EPLD有以下几个特点 1 由于采用了CMOS工艺 所以EPLD具有CMOS器件低功耗 高噪声容限的优点 2 因为采用了UVEPROM工艺 以叠栅注入MOS管作为编程单元