DSP应用系统中的硬件接口电路设计.doc

文章编号:1008- 0570(2008)06- 2- 0193- 03DS P应用系统中的硬件接口电路设计De s ig n in g o f Ha rd w a re In te rfa ce Circu it in DS P Ap p lyin g S ys te m(1.山东科技大学;2 山东信息职业技术学院) 王立华 1邵玉芹 2 韩敬东 2 孟秀锦 2WANG Li-hua S HAO Yu-qin HAN J ing-dong MENG Xiu-jin摘要: 介 绍 了 DSP 应 用 系 统 的 硬 件 接 口 电 路 : 包 括 电 平 变 换 电 路 . 仿 真 器 JTAG 接 口 电 路 . 以 及 可 扩 展 的 硬 件 接 口 (如 A/D.D/A.SRAM)等 的 设 计 方 法, 并 给 出 了 接 口 电 路 在 设 计 时 须 注 意 的 几 个 问 题 。 关键词: DSP; 硬件接口电路; 电平变换中图分类号: TN47文献标识码:BAbstr act: Introduces the design means of hardware interface circuits in DSP applying system : logic level switching circuit.simulator JTAG circuit .and the expandable hardware interface (such as A/D.D/A and SRAM) , also introduces the problems which needed caution in the hardware design of DSP applying system.Key wor ds: DSP;har dwar e inter face cir cuit;switching cir cuit数字信号处理(Digital Signal Processing ,DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科,自 DSP 芯片诞生 的二十多年来,其在控制.通信等领域得到了广泛的发展。在众 多的 DSP 器件中, 以 TI 公司的 DSP 应用最为广泛, 本文以 TI DSP 为例介绍系统接口电路的设计。一个完整地 DSP 控制系统 的硬件接口电路一般包括电平变换电路. 仿真器接口 JTAG 电 路.以及可扩展的硬件接口(如 A/D.D/A.SRAM 等)电路,而这些硬 件接口电路是 DSP 系统工作的基础。况。驱动器必须满足接收器的输入转换电平,并且要有足够的容限以保证不损坏电路元件。而输出电平一般无需变换。2.在混合电压系统中,必须处理的信号电平配置(1)5V TTL 器 件 输 出 驱 动 3.3V TTL 器 件(LVC)输 入 。 通 常5V TTL 器件可以驱动 3.3V TTL 器件的输入, 因为典型双极性 晶体管的输出并不能达到电源电压幅度。当一个 5V 器件的输 出为高电平时,内部压降限制了输出电压,典型情况是 VCC- 2VBE, 即约为 3.6V, 这样工作通常不会引起 5V 电源的电流流向 3.3V 电源。但是因为驱动器结构会有所不同,所以必须控制驱动器的 输出不宜超过 3.6V,以防万一。(2)3.3V TTL 器件输出驱动 5V TTL 器件输入。由于二者的 电平转换标准是一样的, 因此不需要额外的器件就可将两者直 接相连。只要 3.3V 器件的 VOH 和 VOL 电平分别是 2.4V 和 0.4V,5V 器件就可将输入读为有效电平, 因为它的 VIH 和 VIL 电平分 别是 2V 和 0.8V。(3)5V CMOS 器件输出驱动 3.3V TTL 器件输入。显然二者的转换电平是不一样的,但二者虽存在一定的差别,若设计时使 用能够承受 5V 电压的 3.3V TTL 器件, 则 5V 器件的输出是可 以直接与 3.3V 器件的输入端接口的。(4)3V 输出驱动 5V CMOS 输入。二者的转换电平标准是不 一样的,3.3V 器件输出的高电平最高值是 3.3V, 而 5V CMOS 器 件要求的高电平最低值是 3.5V,因此 3.3V 器件的输出不能直接 与 5V CMOS 器 件 的输 入 相 接, 这 种 情 况下 就 需 要用 双 电 压(一 边是 3.3V 供电,另一边是 5V 供电)供电的驱 动器, 如 使 用 TI 总 线收发器 SN74LVTH245A(8 位).SN74LVTH16245A(16 位)等。图1 给出了利用总线收发器 SN74LVTH245A 的 3.3V DSP 芯片 与5V EPROM 的连接。另外电平转换还可用以下器件:(1)使用总线开关。主要应用于 McBSP(Multichannel Buffered Serial Port)多通道缓冲性串行接口等外设信号的电平转换,5V 供 电。常用器件:SNCBTD3384(10 位),SN74CBTD16210(20 位)(2)使用 2 选 1 切换器。实现 2 选 1,4.1V 供电,主要适用于1电平变换接口设计DSP 系统是一个混合电压系统, 存在着 5V/3.3V 混合供电现象:DSP 芯片的 I/O 供电电压一般是 3.3V,而外围芯片工作电 压为 5V,如 EPROM.SRAM.A/D 器件等。通常它们之间是不能直 接相连的,设计中必须进行电平变换。1. 在混 合 电压 系 统 中, 不 同 电 源电 压 的 逻辑 器 件 接口 时 存 在的问题(1)加到输入和输出引脚上允许的最大电压限制问题。器件 对加到输入或者输出引脚上的电压通常是有限制的。这些引脚 上一般有二极管或者分离元件接到电源。如果接入的电压过高, 则 电 流 将 会 通 过 二 极 管 或 者 分 离 元 件 流 向 电 源 。 例 如 I/O 为3.3V 供电的 DSP, 其 输入 电 平 不允 许 超 过电 源 电 压 3.3V, 而 5V器件 输出 信 号 高电 平 可 达 4.4V, 它 会 向 3.3V 电源 充 电, 持续 的 电流将会损坏二极管和其它电路元件。(2) 两个电源间电流的互串问题。在等待或者掉电方式时,3.3V 电源降到 OV,大电流将流通到地,这使得总线上 的 高电 压 被下拉到地,这些情况将引起数据丢失和元件损坏。必须注意的 是:不管在 3.3V 的工作状态还是在 OV 的等待状态都不允许电 流流向电源。(3)接口输入转换门限问题。5V 器件和 3.3V 器件的接口有 很多 情 况, 同 样 TTL 和 CMOS 间 的 电 平 转 换 也 存 在 着 不 同 情王立华: 讲师图 1图 2图 3图 5DS P 开 发 与 应 用中 文 核 心 期 刊 微 计 算 机 信 息 ( 嵌 入 式 与 S OC ) 2008 年 第 24 卷 第 6-2 期多路切换信号的电平转换,如双路复用的 McBSP 信号的电平转换等,常用器件为 SN74CBT3257(4 位).SN74CBT16292(12 位) (3)使用 CPLD 器件。可以通过双电压工作的 CPLD 可编程器 件 实 现 电 平 之 间 的 转 化 , 如 Altera 公 司 的 MAX7000S 系 列 器件等。件可以是简单的 TTL 移位寄存器或是复杂的 LCD 显示驱动器或 A/D.D/A 转换子系统。SPI 接口很容易与许多厂家的各种外 围器件直接相连。其中,MAX5120/5121 是适合于 SPI 通信的 D/ A 转换芯片。它是 Maxim 公司生产的 12 位,具有两级输入缓冲 区:输入寄存器和 DAC 寄存器。SPI 总线上接收到的数据位首先 进入到 16 位的移位寄存器, 然后进入输入寄存器和 DAC 寄存 器进行 D/A 转换。2 DSP 与 J TAG 接口设计同单片机控制系统一样,DSP 应 用系 统 也 必须 具 有 与仿 真 器连接的标准接口, 通过这个接口用户可以通过 PC 机进行调 试.下载应用软件到指定的应用板上。图 2 给出了 DSP 系统的 JTAG 接口与应用板中 DSP 芯片连接的原理图。在图中给出的 是 TI 公司的 IEEE1149.1 标准的通用 JTAG 接口,其引脚的定义 的顺序不同于一般的集成芯片的顺序,是从上到下.左右交替排 列。JTAG 引脚的功能定义如下:EMU0: EMU0 引脚,需要接 3.3V 上拉电阻。 EMU1: EMU1 引脚,需要接 3.3V 上拉电阻。 GND:地。PD(VCC):此引脚必须连接到 DSP 应用板的+5V 电源端。TCK:测试时钟引脚,该信号来自于仿真器。TCK_RET: 测试时钟返回引脚。TDI:测试数据输入引脚。 TDO:测试数据输出引脚。 TMS:测试模式选择引脚。 TRST:测试复位引脚。MAX5120/5121 与 DSP 的 SPI 接 口 连 接 进 行 DAC 转 换 的电路如图 3 所示,其中 DSP 设置为主机工作模式,MAX5120/5121 设置为从机模式。工作时,通过 SCLK 引脚接收外来时钟驱动,在 此时钟下,从 DIN 引脚接收串行数据到移位寄存器中,并进行 D/ A 转换,在 OUT 引脚输出模拟信号。图中,当开关 S 闭合到 S1 端 时,为双极性输出;当开关 S 闭合到 S2 端时,为单极性输出。2.DSP 并行 D/A 接口DSP 对并行 D/A 接口芯片的访问形式是只写不读, 下面介 绍 DSP 与 AD7837 的接口方法。如图 4 所示电路,AD7837 为 12 位 D/A 转 换 器, 对 每 个 内 部 转 换 器(A 或 B)来 讲, 完 成 一 次 D/A 转换操作的过程是: 首先将待转换的低 8 位数据送到 AD7837, 然后再写高 4 位, 最后通过 I/O 引脚输出一个转换锁存信号到 AD7837 的引脚,从而启动 D/A 转换。地址信号 A0 和 A1 用来决 定 AD7837 中的 A 或 B 转换器中的哪一个。技术创新4 DSP 与 SRAM 接口设计SRAM 时 DSP 最常用的外围存储设备,它具有接口简单.读 写 速 度 快 等 优 点 , 常 用 的 SRAM 芯 片 有 IDT7128.CY7C1024. CY7C1021 等。图 5 给出了 CY7C1021 与 DSP 的接口电路。3 DSP 的 A/D.D/A 接口设计DSP 与外 部 模拟 信 号 的接 口 主 要包 括 A/D.D/A 两 大 部 分, 而 TI DSP 内部大多已包含了 A/D 转换模块,所以在这里只介绍 外扩 D/A 转换接口。1.通过 DSP 片内 SPI(串行外设接口)实现串行 D/A 接口由于 DSP 内 部包 含 有 串 行 外 设 接 口 SPI 模 块,SPI 是 同 步 串行外围接口,它允许 18 位的串行比特流以特定的传输速率 移进移出芯片,主要用于与各种外围器件进行通讯,这些外围器CY7C1021 是高性能.16 位.CMOS 静态 RAM, 对其基本操作有两种:使能的同时进行读或写。当输入信号 CE 和 WE 同时为低电Province, instructor. Research area DSP technology;EDA.平时,写选通该芯片。当低字节使能位 BLE 变低时,选通低 8 位数据端 口, 即 来 自 I/O 引 脚 I/O1I/O8 的 数 据 被 写 入 到 地 址 引 脚 A0A15 所指定的位置;当 BHE 变低时,选通高 8 位数据端口,即 来自 I/O 引脚 I/O9I/O16 的数据被写入到地址引脚 A0A15 所(266510 (261061孟秀锦山东 青岛山东 潍坊山东科技大学信息科学与工程学院)王立华山东信息职业技术学院) 邵玉芹韩敬东通讯地址:(266510 山东青岛经济开发区前湾港路 579 号 山东科技大学信息学院电子系)王立华(收稿日期:2008.4.05)(修稿日期:2008.5.20) 指定的位置。 当输入信号 CE 和 OE 为低电平时,同时迫使 WE 变为高电平时,读选通该芯片。当低字节使能位 BLE 变低时,存储器中指定位置中 的数据将出现在 I/O 引脚 I/O1I/O8 上;如果当高字节(上接第 162 页)项目经济效益:本课题是水泥厂配料系统项目的一部分,是 解决皮带秤配料系统计量精度的关键技术。该项目投入 15 万 资金,其中控制器及其软件开发部分占资金的 50%,也是设计的 重难点之一,占整个设计工作量的一半。参考文献1杜春雷. ARM 体系结构与编程M. 北京:清华大学出版社,2003.2周立功,张华. 深入浅出 ARM7M. 北京:北京航空航天大学出 版社, 2005.3余张国. 基于 ARM 和 MCX314A 的嵌入式运动控制器J微计 算机信息, 2005.9,2:76- 78. 4曹源,穆建成,郜春海.测速传感器的测评研究J. 铁道通信信号, 2006.42,7:58- 60.5方原柏. 电子皮带秤二次仪表的发展J.衡器, 2004.33,4:1- 4. 6柴振民.影响电子皮带秤计量准确度的原因剖析J计量装置及应用, 2006 增刊 2: 59- 61.7冯德军,王雪松,肖顺平,王国玉. 基于单宽带脉冲的空间目标 测距和测速方法J. 信号处理, 2006, 22(1):73- 77.8袁镇福,周浩,浦兴国,岑可法. 信号滤波和传感器特性对相关 测速影响的研究J.仪器仪表学报, 2001, 22(1):78- 80. 9潘笑,李琦,文剑波.新型高精度的电子皮带秤的研制.华东电力J, 2003, (10):35- 37. 10范铁翔,黄宁,钟官寿,胡纫兰.高精度电子皮带秤配料系统的 研究与实现J.四川大学学报(自然科学版), 2004, 41(2): 354- 359.作者简介:郑伟(1981- )男,汉族,山 东 莱芜 人, 西 南科 技 大 学硕 士 研究生,研究方向:嵌入式系统设计;李众立(1948- )男,汉族,四川 武胜人,西南科技大学教授,硕士生导师,主要从事嵌入式系统研 究与开发、运动控制研究;罗亮(1977- )男,汉族,湖南祁阳人,西南 科技大学硕士研究生,主要从事嵌入式系统设计、EDA 技术、运 动控制研究;钟声(1981- ) 男,汉族,四川广汉人,西南科技大学硕 士研究生,主要从事嵌入式系统设计、EDA 技术。Biogr aphy: ZHENG Wei (1981 - ), male (Han ethnic), Laiwu, Shandong province, Southwest University of Science and Tech- nology, master, major in control theory and control engineering,major research area: embedded system design.使 能位 BHE 变 低 时, 选 通 高 8 位数 据 端 口, 存 储 器 中 指 定 位 置中的数据将出现在 I/O 引脚 I/O9I/O16 上。从电路可知,每次读.写操作的是整个 16 位数据,不分高 低 字节。通过译码器电路将 64KB 的 SRAM 空间分为两个地址区 间(由地址的最高位 A15 的值决定),即数据区和程序区, 具 体 区 间 的 划 分 由 用 户 的 译 码 方 法 决 定,DSP 可 方 便 的 对 CY7C1021 进行读写操作。5要注意接口电路设计时的时序问题时序问题是任何数字电路设计所必须重视的问题。在低速数字系统设计中要着重解决的问题为时序的逻辑性是否正确, 而在高速数字系统设计中除了要解决时序逻辑性问题外, 还要 着重解决时序的时延性问题。为保证 DSP 在规定的时间内正确 读/写外部扩展器件, 首 先 要 选用 高 速 器件, 要 求 扩展 器 件 的读/ 写周期小于 DSP 的机器周期的 60%,否则要插等待周期,但这样 DSP 的高速特性就不能得到充分发挥。其次,要求扩展器件的总 线接口电路的时延尽量小,否则需要另外插入等待周期。解决此 问题的方法是尽量采用高速接口器件和单级接口电路。另外,在 设计时一般还要用 CPLD 实现一些特殊的逻辑: 如用来控制外 设的驱动时钟.各种同步控制时钟(A/D 转换.数字信号存取)以及 存储器地址的产生等。使用 CPLD 实现,具有明显