具有转置结构的FIR滤波器.doc

具有转置结构的FIR滤波器直接FIR模型的一个变种称为转置式FIR滤波器，可以根据图3-3中的FIR滤波器来构造：输出互换；颠倒信号流的方向；用一个差分放大器代替一个加法器，反之亦然。转置式FIR滤波器结构如下图3-4所示，通常是指FIR滤波器的实现。该滤波器的优点在于我们不在需要给xn提供额外的移位寄存器，也没有必要为达到高吞吐量给乘积的加法器添加额外的流水线级。图3-4 转置结构的FIR滤波器下面的VHDL代码实现了长为4的滤波器。LIBRARY lpm;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_arith.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY fir_gen ISGENERIC(W1:integer:=9;W2:integer:=18;W3:integer:=19;W4:integer:=11;L:integer:=4;Mpipe:integer:=3);PORT(clk :IN STD_LOGIC;Load_x:IN STD_LOGIC;x_in:IN STD_LOGIC_VECTOR(W1-1DOWNTO 0);c_in:IN STD_LOGIC_VECTOR(W1-1DOWNTO 0);y_out:OUT STD_LOGIC_VECTOR(W4-1DOWNTO 0);END fir_gen;ARCHITECTURE flex OF fir_gen ISSUBTYPE N1BIT IS STD_LOGIC_VECTOR(W1-1DOWNTO 0);SUBTYPE N2BIT IS STD_LOGIC_VECTOR(W2-1DOWNTO 0);SUBTYPE N3BIT IS STD_LOGIC_VECTOR(W3-1DOWNTO 0);TYPE ARRAY_NIBIT IS ARRAY(0 TO L-1)OF N1BIT;TYPE ARRAY_N2BIT IS ARRAY(0 TO L-1)OF N2BIT;TYPE ARRAY_N3BIT IS ARRAY(0 TO L-1)OF N3BIT;SIGNAL x: N1BIT;SIGNAL y: N3BIT;SIGNAL c: ARRAY_N1BIT;SIGNAL p: ARRAY_N2BIT;SIGNAL a: ARRAY_N3BIT;BEGINLoad:PROCESSBEGINWAIT UNTIL clk=1;IF(Load_x=0)THENc(L-1)=c_in;FOR I INL-2DOWNTO 0 LOOPc(I)=c(I+1);END LOOP;ELSEx=x_in;END IF;END PROCESS Load;SOP:PROCESS(clk)BEGINIF clkevent and (clk=1)THENFOR I IN 0 TO L-2 LOOPa(I)=(p(I)(W2-1)&p(I)+a(I+1);END LOOP;a(L-1)=p(L-1)(W2-1)&p(L-1);END IF;yW1,LPM_WIDTHB=W1,LPM_PIPELINE=Mpipe,LPM_REPRESENTATION=SIGNED,LPM_WIDTHP=W2,LPM_WIDTHS=W2)PORT MAP(clock=clk,data=x,datab=c(I),result=p(I);END GENERATE;y_out=y(W3-1DOWNTO W3-W4);END flex;通过Quartus软件编译正确通过，其RTL级结构如图3-5所示：图3-5 RTL结构图具体过程的第一步是Load,如果Load_x=0，就将系数下载到抽头延迟线上，否则就将数据字下载到x寄存器中；第二步称为SOP，执行乘积和的计算，对乘积p(I)进行一位有符号扩展，并加到前面的部分乘积上，还要注意所有的乘法器都是由generate声明来举例说明的，这一声明允许额外流水线级的分配。最后，输出y_out被赋以SOP除以256的植，因为事先假定的系数都是分数形式的（也就是）。设计使用了890个LC，以46.72MHz的Registered Performance运行。要仿真这一长度为4的滤波器，先来研究一下Daubechies DB4滤波器系数：G(z)=(1+)+(3+)+(3-)+(1-)G(z)=0.48301+0.8365+0.2241-0.1294将系数量化成8位（加上符号位）精度模式，结果如下：G(z)=（124+214+57-3