计算机系统知识(答案).docx

单指令流多数据流计算机由_(48)_。(48)A单一控制器、单一运算器和单一存储器组成B单一控制器、多个执行部件和多个存储器模块组成C多个控制部件同时执行不同的指令，对同一数据进行处理D多个控制部件、多个执行部件和多个存储器模块组成使Cache 命中率最高的替换算法是_(49)_。(49)A先进先出算法FIFO B随机算法RANDC先进后出算法FILO D替换最近最少使用的块算法LRU _(50)_不是RISC 的特点。(50)A指令的操作种类比较少B指令长度固定且指令格式较少C.寻址方式比较少D. 访问内存需要的机器周期比较少某计算机有14 条指令，其使用频度分别如下表所示；I10.15I20.15I30.14I40.13I50.12I60.11I70.04I80.04I90.03I100.03这14 条指令的指令操作码用等长码方式编码，其编码的码长至少为_(51)_位。若只用两种码长的扩展操作码编码，其平均码长至少为_(52)_位。(51)A3 B4 C5 D6(52)A2.8 B3.4 C3.8 D4.2硬磁盘存储器的道存储密度是指_(53)_，而不同磁道上的位密度是_(54)_。(53)A沿同磁道每毫米记录的二进制位数B同一柱面上的磁道数C.一个磁道圆周上所记录的二进制位数D沿磁盘半径方向上单位长度(毫米或英时)上的磁道数(54)A靠近圆心的密度大B靠近外边沿的密度大C.靠近圆心的密度小D靠近半径中间的密度小中央处理器CPU 中的控制器是由些基本的硬件部件构成的。_(55)_不是构成控制器的部件。(55)A时序部件和微操作形成部件B程序计数器C外设接口部件D指令寄存器和指令译码器 若某个计算机系统中I/O 地址统一编址，访问内存单元和I/O 设备是靠_（46）_来区分的。（46）A.数据总线上输出的数据B.不同的地址代码C.内存与I/O 设备使用不同的地址总线D.不同的指令 在中断响应过程中，CPU 保护程序计数器的主要目的是_（47）_。（47）A.使CPU 能找到中断服务程序的入口地址B.为了实现中断嵌套C.为了使CPU 在执行完中断服务程序时能回到被中断程序的断点处D.为了使CPU 与I/O 设备并行工工作 在32 位的总线系统中，若时钟频率为1000MH，总线上5 个时钟周期传送一个32 位字，则该总线系统的数据传送速率约为_（48）_兆字节/秒。（48）A200 B.600 C.800 D.1000 现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns,10ns,6ns,8ns。则流水线的操作周期应设计为_（49）_ns.(49) A.6 B.8 C. 9 D.10 从基本的CPU 工作原理来看，若CPU 执行MOV R1，R0 指令（即将寄存器R0 的内容传送到寄存器R1 中），则CPU 首先要完成的操作是_（50）_（其中PC 为程序计数器，M 为主存储器；DR 为数据寄存器；IR 为指令寄存器；AR 为地址寄存器）。（50）A.(R0)R1 B.PCAR C.MDR D.DRIR 若磁盘的写电流波形如下图所示：图中(1)波形的记录方式是_（51）_；(2)波形的记录方式是_（52）_。（51）A.调频制（FM） B.改进调频制（MFM） C.调相制（PE） D.不归零制（NRZ）（52）A.调频制（FM） B.改进调频制（MFM） C.调相制（PE） D.不归零制（NRZ） 关于RS-232C，以下叙述中正确的是_（53）_。（53）A.能提供最高传输率9600bpsB.能作为计算机与调制解调器之间的一类接口标准C.可以用菊花链式连接D.属于一类并行接口内存按字节编址，地址从A4000H 到CBFFFH，共有_(1)_字节。若用存储容量为32K*8bit的存储器芯片构成该内存，至少需要_(2)_ 片。(1)A80K B96K C160K D192K(2)A2 B5 C8 D10中断响应时间是指_(3)_。(3)A从中断处理开始到中断处理结束所用的时间B从发出中断请求到中断处理结束所用的时间C从发出中断请求到进入中断处理所用的时间D从中断处理结束到再次中断请求的时间若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t 取指=2ns ，t 分析=2ns，t 执行=1ns。则100 条指令全部执行完毕需_(4)_ns。(4)A163 B183 C193 D203在单指令流多数据流计算机(SIMD)中，各处理单元必须_(5)_。(5)A以同步方式，在同一时间内执行不同的指令B以同步方式，在同一时间内执行同一条指令C以异步方式，在同一时间内执行不同的指令D以异步方式，在同一时间内执行同一条指令单个磁头在向盘片的磁性涂层上写入数据时，是以_(6)_方式写入的。(6)A并行B并一串行C串行D串一并行容量为64 块的Cache 采用组相联方式映像，字块大小为128 个字，每4 块为一组。若主存容量为4096 块，且以字编址，那么主存地址应为_(7)_位，主存区号应为_(8)_位。(7)A16 B17 C18 D19(8)A5 B6 C7 D8在计算机中，最适合进行数字加减运算的数字编码是_(1)_，最适合表示浮点数阶码的数字编码是_(2)_。（1）A原码B反码C补码D移码（2）A原码B反码C补码D移码如果主存容量为16M 字节，且按字节编址，表示该主存地址至少应需要_(3)_位。A16 B20 C24 D32操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为_(4)_；操作数在寄存器中，寻址方式为_(5)_；操作数的地址在寄存器中，寻址方式为_(6)_。（4）A立即寻址B直接寻址C寄存器寻址D寄存器间接寻址（5）A立即寻址B相对寻址C寄存器寻址D寄存器间接寻址（6）A相对寻址B直接寻址C寄存器寻址D寄存器间接寻址三个可靠度R 均为0.8 的部件串联构成一个系统，如图所示。串联系统则该系统的可靠度为_(7)_。A.0.240 B.0.512 C.0.800 D.0.992在计算机系统中，构成虚拟存储器_(8)_。A只需要一定的硬件资源便可实现B只需要一定的软件即可实现C既需要软件也需要硬件方可实现D既不需要软件也不需要硬件数据存储在磁盘上的排列方式会影响I/O 服务的总时间。假设每磁道划分成10 个物理块，每块存放1 个逻辑记录。逻辑记录R1，R2，R10 存放在同一个磁道上，记录的安排顺序如表所示。记录的安排顺序物理块1 2 3 4 5 6 7 8 9 10逻辑记录R1 R2 R3 R4 R5 R6 R7 R8 R9 R10假定磁盘的旋转速度为20ms/周，磁头当前处在R1 的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为4ms，则处理这10 个记录的最长时间为_(15)_；若对信息存储进行优化分布后，处理10 个记录的最少时间为_(16)_。（15）A.180ms B.200ms C.204ms D.220ms（16）A.40ms B.60ms C.100ms D.160ms阵列处理机属于_(1)_计算机。 (1)A.SISD B.SIMD C.MISD D.MIMD采用_(2)_不能将多个处理机互连构成多处理机系统。 (2)A.STD 总线.交叉开关.PCI 总线D.Centronic 总线某计算机系统的可靠性结构是如下图所示的双重串并联结构，若所构成系统的每个部件的可靠度为0.9，即R=0.9，则系统的可靠度为_(3)_。 (3)A.0.9997 B.0.9276 C.0.9639 D.0.6561若每一条指令都可以分解为取指、分析和执行三步。已知取指时间t 取指=5t,分析时间t分析=2t，执行时间t 执行=5t。如果按顺序方式从头到尾执行完500 条指令需_(4)_ t。如果按照执行k、分析k+1、取指k+2 重叠的流水线方式执行指令，从头到尾执行完500条指令需_(5)_t。(4)A.5590 B.5595 C.6000 D.6007(5)A.2492 B.2500 C.2510 D.2515 两个同符号的数相加或异符号的数相减，所得结果的符号位SF 和进位标志CF 进行（1) 运算为l 时，表示运算的结果产生溢出。（l）A与B或C与非D异或 若浮点数的阶码用移码表示，尾数用补码表示。两规格化浮点数相乘，最后对结果规格化时，右规的右移位数最多为（2）位。（2） Al B2 C尾数位数D尾数位数-l 高速缓存Cache 与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为4 块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为327ns，则该高速缓存的命中率为（3） 。若地址变换表如下所示，则主存地址为8888888H 时，高速缓存地址为（4） H。3*x+30*(1-x)=3.2730-3.27=27x（ 3 ） A 90 B 95 C 97D99（ 4 ） A 488888 B 388888 C 288888D188888 若某计算机系统是由500 个元器件构成的串联系统，且每个元器件的失效率均为10-7/H，在不考虑其他因素对可靠性的影响时，该计算机系统的平均故障间隔时间为（5）小时。（5）A2104 B5104 C2105 D5105 某指令流水线由5 段组成，各段所需要的时间如下图所示。连续输入10 条指令时的吞吐率为（6） 。（6）A10/70t B10/49t C10/35t D10/30t 某软盘有40 个磁道，磁头从一个磁道移至另个磁道需要5ms。文件在磁盘上非连续存放，逻辑上相邻数据块的平均距离为lO 个磁道，每块的旋转延迟时间及传输时间分别为100ms 和25ms，则读取一个100 块的文件需要（24） 时间。（24）A17500ms B15000ms C5000ms D25000ms 若内存按字节编址，用存储容量为32K8 比特的存储器芯片构成地址编号AOOOOH 至DFFFFH 的内存空间，则至少需要_（1）_片。（1）A4 B6 C8 D10 某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度R 均为0.9，则该系统的千小时可靠度约为_（2）_（2）A0.882 B0.951 C0.9 D0.99 设指令由取指、分析、执行3 个子部件完成，每个子部件的工作周期均为t采用常规标量单流水线处理机。若连续执行10 条指令，则共需时间_（3）_t。（3）A8 B10 C12 D14 某计算机的时钟频率为400MHz,测试该计算机的程序使用4 种类型的指令。每种指令的数量及所需指令时钟数（ CPI）如下表所示，则该计算机的指令平均时钟数约为_（4）_ ；该计算机的运算速度约为（5）MIPS。（4）A1.85 B1.93 C2.36 D3.75（5）A106.7 B169.5 C207.3 D216.2 某计算机指令字长为16 位，指令有双操作数、单操作数和无操作数3 种格式，每个操作数字段均用6 位二进制表示，该指令系统共有m 条（m16）双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出（6）条单操作数指令。（6）A26 B（24-m） 26 1 C（24-m）26 D（24-m）（26 - 1） （1）不属于计算机控制器中的部件。（1）A.指令寄存器IR B.程序计数器PC C.算术逻辑单元ALU D.程序状态字寄存器PSW 在CPU 与主存之间设置高速缓冲存储器Cache，其目的是为了（2） 。（2）A扩大主存的存储容量B提高CPU 对主存的访问效率C既扩大主存容量又提高存取速度D提高外存储器的速度 下面的描述中，（3）不是RISC 设计应遵循的设计原则。（3）A.指令条数应少一些B.寻址方式尽可能少C.采用变长指令，功能复杂的指令长度长而简单指令长度短D.设计尽可能多的通用寄存器 某系统的可靠性结构框图如下图所示。该系统由4 个部件组成，其中2、3 两部件并联冗余，再与1、4 部件串联构成。假设部件1、2、3 的可靠度分别为0.90、0.70、0.70。若要求该系统的可靠度不低于0.75，则进行系统设计时，分配给部件4 的可靠度至少应为（4）C 指令流水线将一条指令的执行过程分为四步，其中第1、2 和4 步的经过时间为t，如下图所示。若该流水线顺序执行50 条指令共用153t，并且不考虑相关问题，则该流水线的瓶颈第3 步的时间为（5）t。(5)A. 2 B. 3 C. 4 D. 5 系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标。对于一个持续处理业务的系统而言，其（6）。(6)A.响应时间越短，作业吞吐量越小B.响应时间越短，作业吞吐量越大C.响应时间越长，作业吞吐量越D.响应时间不会影响作业吞吐量 在指令系统的各种寻址方式中，获取操作数最快的方式是（1） 。若操作数的地址包含在指令中，则属于（2） 方式。（1）A. 直接寻址B. 立即寻址C. 寄存器寻址D. 间接寻址（2）A. 直接寻址B. 立即寻址C. 寄存器寻址D. 间接寻址 系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标。对于一个持续处理业务的系统而言，（3） ，表明其性能越好。（3）A. 响应时间越短，作业吞吐量越小B. 响应时间越短，作业吞吐量越大C. 响应时间越长，作业吞吐量越大D. 响应时间不会影响作业吞吐量 若每一条指令都可以分解为取指、分析和执行三步。己知取指时间t 取指4t，分析时间t 分析3t，执行时间t 执行5t。如果按串行方式执行完100 条指令需要（4） t。如果按照流水方式执行，执行完100条指令需要（5） t。（4）A. 1190 B.1195 C. 1200 D.1205（5）A. 504 B. 507 C. 508 D. 510 若内存地址区间为4000H43FFH，每个存贮单元可存储16 位二进制数，该内存区域用4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（6） 。（6）A. 51216bit B. 2568bit C. 25616bit D. 10248bit 某大型软件系统按功能可划分为2 段P1 和P2。为提高系统可靠性，软件应用单位设计了如下图给出的软件冗余容错结构，其中P1 和P2 均有一个与其完全相同的冗余备份。若P1 的可靠度为0.9，P2 的可靠度为0.9，则整个系统的可靠度是（33） 。（33）A. 0.6561 B. 0.81 C. 0.9801 D. 0.9 在计算z 机体系结构中，CPU 内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR 和存储器地址寄存器MAR 等。若CPU 要执行的指令为：MOV R0, 100（即将数值100 传送到寄存器R0 中），则CPU 首先要完成的操作是（1） 。（1）A. 100R0 B. 100MDR C. PCMAR D. PCIR 现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为（2） ns。（2）A. 6 B. 8 C. 9 D. 10 内存按字节编址，地址从90000H 到CFFFFH，若用存储容量为16K8bit 的存储器芯片构成该内存，至少需要（3） 片。（3）A. 2 B. 4 C. 8 D. 16 CPU 中的数据总线宽度会影响（4） 。（4）A. 内存容量的大小B. 系统的运算速度C. 指令系统的指令数量D. 寄存器的宽度 利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于（5） 计算机。（5）A. 单指令流单数据流（SISD） B. 多指令流单数据流（MISD）C. 单指令流多数据流（SIMD） D. 多指令流多数据流（MIMD） 计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于（1） 。（1）A. 静态数据区B. 代码区C.栈区D. 堆区 计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x 的阶码大于y 的阶码，则应将（2）。（2）A. x 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术左移B. x 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术右移C. y 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术左移D. y 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术右移 在CPU 中， （3） 可用于传送和暂存用户数据，为ALU 执行算术逻辑运算提供工作区。（3）A. 程序计数器B. 累加寄存器C. 程序状态寄存器D. 地址寄存器 下面关于在I/O 设备与主机间交换数据的叙述， （4） 是错误的。（4）A. 中断方式下，CPU 需要执行程序来实现数据传送任务B.中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作C.中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据D.若同时接到DMA 请求和中断请求，CPU 优先响应DMA 请求 下面关于校验方法的叙述， （5） 是正确的。（5）A. 采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正B. 采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正C. 采用海明校验，校验码的长度和位置可随机设定D. 采用CRC 校验，需要将校验码分散开并插入数据的指定位置中 Cache 用于存放主存数据的部分拷贝，主存单元地址与Cache 单元地址之间的转换工作由（6） 完成。（6）A. 硬件B. 软件C. 用户D. 程序员 在Windows Server 2003 下若选择安全登录，则首先需要按（7） 组合键。（7）AShift+Alt+Esc BCtrl+Alt+Tab CCtrl+Shift DCtrl+Alt+Del 海明校验码是在n 个数据位之外增设k 个校验位，从而形成一个k+n 位的新的码字，使新的码字的码距比较均匀地拉大。n 与k 的关系是（1） 。（1）A.2k1 n + k B.2n1 n + k C. n = k D. n -1 k 假设某硬盘由5 个盘片构成（共有8 个记录面），盘面有效记录区域的外直径为30cm，内直径为10cm，记录位密度为250 位/mm，磁道密度为16 道/mm，每磁道分16 个扇区，每扇区512 字节，则该硬盘的格式化容量约为（2）B MB。 （3） 是指按内容访问的存储器。（3）A. 虚拟存储器B. 相联存储器C. 高速缓存（Cache） D. 随机访问存储器 处理机主要由处理器、存储器和总线组成，总线包括（4） 。（4）A. 数据总线、地址总线、控制总线B. 并行总线、串行总线、逻辑总线C. 单工总线、双工总线、外部总线D. 逻辑总线、物理总线、内部总线 计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是（5） 。5）A.原码和补码B. 反码和补码C. 补码和移码D. 原码和移码 某指令流水线由5 段组成，第1、3、5 段所需时间为t，第2、4 段所需时间分别为3t、2t，如下图所示，那么连续输入n 条指令时的吞吐率（单位时间内执行的指令个数）TP 为（6）B 。 以下关于CPU 的叙述中，错误的是（1） 。（1）A. CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制B. 程序计数器PC 除了存放指令地址，也可以临时存储算术/逻辑运算结果C. CPU 中的控制器决定计算机运行过程的自动化D. 指令译码器是CPU 控制器中的部件试题(1)分析本题考查计算机硬件组成基础知识。CPU是计算机的控制中心，主要由运算器、控制器、寄存器组和内部总线等部件组成。控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它的主要功能有：从内存中取出一条指令，并指出下一条指令在内存中的位置；对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；指挥并控制CPU、内存和输入输出设备之间数据的流动。程序计数器(PC)是专用寄存器，具有寄存信息和计数两种功能，又称为指令计数器，在程序开始执行前，将程序的起始地址送入PC，该地址在程序加载到内存时确定，因此PC的初始内容即是程序第一条指令的地址。执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序执行的，因此修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指令给出的直接转移的地址得到。参考答案(1)B 以下关于CISC（Complex Instruction Set Computer，复杂指令集计算机）和RISC（Reduced InstructionSet Computer，精简指令集计算机）的叙述中，错误的是（2） 。（2）A. 在CISC 中，其复杂指令都采用硬布线逻辑来执行B. 采用CISC 技术的CPU，其芯片设计复杂度更高C. 在RISC 中，更适合采用硬布线逻辑执行指令D. 采用RISC 技术，指令系统中的指令种类和寻址方式更少试题(2)分析本题考查指令系统和计算机体系结构基础知识。CISC(CompIexlnstructionSetComputer，复杂指令集计算机)的基本思想是：进一步增强原有指令的功能，用更为复杂的新指令取代原先由软件子程序完成的功能，实现软件功能的硬件化，导致机器的指令系统越来越庞大而复杂。CISC计算机一般所含的指令数目至少300条以上，有的甚至超过500条。RISC(ReducedInstructionSetComputer，精简指令集计算机)的基本思想是：通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译提高指令的执行速度，采用硬布线控制逻辑优化编译程序。在20世纪70年代末开始兴起，导致机器的指令系统进一步精炼而简单。参考答案(2)A 浮点数的一般表示形式为N = 2E F ，其中E 为阶码，F 为尾数。以下关于浮点示的叙述中，错误的是（3） 。两个浮点数进行相加运算，应首先（4） 。（3）A. 阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度B. 工业标准IEEE754 浮点数格式中阶码采用移码、尾数采用原码表示C. 规格化指的是阶码采用移码、尾数采用补码D. 规格化表示要求将尾数的绝对值限定在区间0.5, 1)（4）A. 将较大的数进行规格化处理B. 将较小的数进行规格化处理C. 将这两个数的尾数相加D. 统一这两个数的阶码本题考查数据表示基础知识。为了提高运算的精度，需要充分地利用尾数的有效数位，通常采取浮点数规格化形式，即规定尾数的最高数位必须是一个有效值，即1/2F1。在尾数用补码表示时，规格化浮点数应满足尾数最高数位与符号位不同，即当1/2F1时，应有0.1形式；当-1M-1/2时，应有1.0形式。需要注意的是，当M=-1/2时，对于原码来说是规格化数，而对于补码来说不是规格化数。两个浮点数进行相加运算时，首先需要对阶(使它们的阶码一致)，然后再进行尾数的