闩锁及密勒效应.doc

闩锁效应目录简介 Latch up 的原理分析编辑本段简介闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻，使寄生的三极管不会处于正偏状态。 静电是一种看不见的破坏力，会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上，则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏，并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。 MOS工艺含有许多内在的双极型晶体管。在CMOS工艺下，阱与衬底结合会导致寄生的n-p-n-p结构。这些结构会导致VDD和VSS线的短路，从而通常会破坏芯片，或者引起系统错误。 例如，在n阱结构中，n-p-n-p结构是由NMOS的源，p衬底，n阱和PMOS的源构成的。当两个双极型晶体管之一前向偏置时（例如由于流经阱或衬底的电流引起），会引起另一个晶体管的基极电流增加。这个正反馈将不断地引起电流增加，直到电路出故障，或者烧掉。 可以通过提供大量的阱和衬底接触来避免闩锁效应。闩锁效应在早期的CMOS工艺中很重要。不过，现在已经不再是个问题了。在近些年，工艺的改进和设计的优化已经消除了闩锁的危险。 Latch up 的定义 ? Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路 ? Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流 ? 随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大 ? Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一 编辑本段Latch up 的原理分析 请添加图片说明Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一侧面式的NPN BJT，基极为P substrate，到集电极的增益可达数十倍；Rwell是nwell的寄生电阻；Rsub是substrate电阻。 以上四元件构成可控硅（SCR）电路，当无外界干扰未引起触发时，两个BJT处于截止状态，集电极电流是C-B的反向漏电流构成，电流增益非常小，此时Latch up不会产生。当其中一个BJT的集电极电流受外 部干扰突然增加到一定值时，会反馈至另一个BJT，从而使两个BJT因触发而导通，VDD至GND（VSS）间 形成低抗通路，Latch up由此而产生。 产生Latch up 的具体原因 1. 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latch up。 2. 当I/O的信号变化超出VDD-GND（VSS）的范围时，有大电流在芯片中产生，也会导致SCR的触发。 3. ESD静电加压，可能会从保护电路中引入少量带电载子到well或substrate中，也会引起SCR的触发。 4.当很多的驱动器同时动作，负载过大使power和gnd突然变化，也有可能打开SCR的一个BJT。 5. Well 侧面漏电流过大。 防止Latch up 的方法： 1.在基体（substrate)上改变金属的掺杂，降低BJT的增益 2.避免source和drain的正向偏压 3.增加一个轻掺杂的layer在重掺杂的基体上，阻止侧面电流从垂直BJT到低阻基体上的通路 4. 使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕pmos 并接VDD，一方面可以降低Rwell和Rsub的阻值，另一方面可阻止栽子到达BJT的基极。如果可能，可再增加两圈ring。 5. Substrate contact和well contact应尽量靠近source,以降低Rwell和Rsub的阻值。 6.使nmos尽量靠近GND，pmos尽量靠近VDD,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能 7.除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos 也应圈guard ring。 8. I/O处尽量不使用pmos(nwell) COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。 防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。 2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。 3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。密勒效应 （1）基本概念： 密勒效应（Miller effect）是在电子学中，反相放大电路中，输入与输出之间的分布电容或寄生电容由于放大器的放大作用，其等效到输入端的电容值会扩大1+K倍，其中K是该级放大电路电压放大倍数。虽然一般密勒效应指的是电容的放大，但是任何输入与其它高放大节之间的阻抗也能够通过密勒效应改变放大器的输入阻抗。 米勒效应是以约翰米尔顿密勒命名的。1919年或1920年密勒在研究真空管三极管时发现了这个效应，但是这个效应也适用于现代的半导体三极管。 （2）降低密勒效应的措施：可以采用平衡法（或中和法）等技术来适当地减弱密勒电容的影响。 平衡法即是在输出端与输入端之间连接一个所谓中和电容，并且让该中和电容上的电压与密勒电容上的电压相位相反，使得通过中和电容的电流恰恰与通过密勒电容的电流方向相反，以达到相互抵消的目的。 （3）密勒效应的不良影响：密勒电容对器件的频率特性有直接的影响。 例如，对于BJT：在共射（CE）组态中，集电结电容势垒电容正好是密勒电容，故CE组态的工作频率较低。 对于MOSFET：在共源组态中，栅极与漏极之间的覆盖电容Cdg是密勒电容，Cdg正好跨接在输入端(栅极)与输出端(漏极)之间，故密勒效应使得等效输入电容增大，导致频率特性降低。 （4）密勒效应的好处： 采用较小的电容来获得较大的电容（例如制作频率补偿电容），这种技术在IC设计中具有重要的意义（可以减小芯片面积）； 获得可控电容 (例如受电压或电流控制的电容) 。密勒效应维基百科，自由的百科全书跳转到： 导航, 搜索 密勒效应（Miller effect）是在电子学中，反相放大电路中，输入与输出之间的分布电容或寄生电容由于放大器的放大作用，其等效到输入端的电容值会扩大1+K倍，其中K是该级放大电路电压放大倍数。虽然一般密勒效应指的是电容的放大，但是任何输入与其它高放大节之间的阻抗也能够通过密勒效应改变放大器的输入阻抗。输入电容的增长值为Av是放大器的放大，C是反馈电容。密勒效应是米勒定理的一个特殊情况。目录隐藏 1 历史 2 引导 3 注释 4 对频率响应的影响 o 4.1 密勒近似 5 参考资料 6 参考文献 编辑 历史米勒效应是以约翰米尔顿密勒命名的。1919年或1920年密勒在研究真空管三极管时发现了这个效应，但是这个效应也适用于现代的半导体三极管。编辑 引导建设一个放大率为Av的理想电压放大器，其输入和输出点之间的阻抗为Z。其输出电压因此为Vo = AvVi，输入电流则为这个电流流过阻抗Z，上面的方程显示由于放大器的放大率实际上一个更大的电流流过Z，实际上Z就好像它小得多一样。电路的输入阻抗为假如Z是电容的话，则由此导出的输入阻抗为因此密勒效应显示的电容CM为实际上的电容C乘以(1 Av)1。编辑 注释大多数放大器是反向放大器，即Av 1的情况下输出电压下降。因此整个电路是一个低通滤波器。在模拟放大器中密勒效应对电路的频率反响有非常大的影响。在这个例子中频率3dB在3dBCMRA = 1时标志着低频反响的终点，局限着放大器的带宽或者截止频率。需要注意的是CM对放大器带宽的限制在阻抗驱动器低（假如RA小的话CMRA也小）的情况下比较小。因此减小密勒效应对带宽的影响的一个方法是使用低阻抗驱动器。比如在驱动器和放大器之间放一个电压跟随器，这个方法降低放大器看到的驱动器阻抗。这个简单电路的输出典雅总是Avvi。但是真正的放大器有输出电阻。假如在分析时考虑到放大器输出电阻的话放大器的输出电压随频率的变化就非常复杂了，输出端的受频率影响的电流电源的影响需要被考虑。由于密勒电容的影响这些效应只有在频率远高于截止频率的情况下才出现，因此这里做的推导适用于测定密勒效应决定的放大器带宽。编辑 密勒近似在上面的例子中我们假设Av不受频率影响，但是实际的运算放大器往往本身就受频率影响。受频率影响的Av使得密勒电容也受频率影响，因此CM不再像一个普通的电容那样反应。不过一般Av只有在频率远远高于截止频率的情况下才反映出它受频率的影响，因此在截止频率以下Av可以被看作是不受频率影响的。在低频下使用Av来计算CM被称为密勒近似1。在这种情况下CM可以看作是不受频率影响的。可控硅原理百科名片 可控硅可控硅是可控硅整流元件的简称,是一种具有三个PN 结的四层结构的大功率半导体器件,一般由两晶闸管反向连接而成.它的功用不仅是整流，还可以用作无触点开关以快速接通或切断电路，实现将直流电变成交流电的逆变，将一种频率的交流电变成另一种频率的交流电等等。可控硅和其它半导体器件一样，其有体积小、效率高、稳定性好、工作可靠等优点。它的出现，使半导体技术从弱电领域进入了强电领域，成为工业、农业、交通运输、军事科研以至商业、民用电器等方面争相采用的元件。目录可控硅原理-工作过程 可控硅原理-主要用途 可控硅原理-产品特性编辑本段可控硅原理-工作过程晶闸管T在工作过程中，它的阳极A和阴极K与电源和负载连接，组成晶闸管的主电路，晶闸管的门极G和阴极K与控制晶闸管的装置连接，组成晶闸管的控制电路 双向晶闸管的结构与符号见图2。它属于NPNPN五层器件，三个电极分别是T1、T2、G。因该器件可以双向导通，故除门极G以外的两个电极统称为主端子，用T1、T2。表示，不再划分成阳极或阴极。其特点是，当G极和T2极相对于T1，的电压均为正时，T2是阳极，T1是阴极。反之，当G极和T2极相对于T1的电压均为负时，T1变成阳极，T2为阴极。双向晶闸管的伏安特性见图3，由于正、反向特性曲线具有对称性，所以它可在任何一个方向导通。 从晶闸管的内部分析工作过程： 晶闸管是四层三端器件，它有J1、J2、J3三个PN结图一，可以把它中间的NP分成两部分，构成一个PNP型三极管和一个NPN型三极管的复合管图二. 当晶闸管承受正向阳极电压时，为使晶闸管导铜，必须使承受反向电压的PN结J2失去阻挡作用。图2中每个晶体管的集电极电流同时就是另一个晶体管的基极电流。因此，两个互相复合的晶体管电路，当有足够的门极电流Ig流入时，就会形成强烈的正反馈，造成两晶体管饱和导通，晶体管饱和导通。 设PNP管和NPN管的集电极电流相应为Ic1和Ic2；发射极电流相应为Ia和Ik；电流放大系数相应为a1=Ic1/Ia和a2=Ic2/Ik，设流过J2结的反相漏电电流为Ic0, 晶闸管的阳极电流等于两管的集电极电流和漏电流的总和： Ia=Ic1+Ic2+Ic0 或Ia=a1Ia+a2Ik+Ic0 若门极电流为Ig,则晶闸管阴极电流为Ik=Ia+Ig 从而可以得出晶闸管阳极电流为：I=(Ic0+Iga2)/（1-（a1+a2） （11） 硅PNP管和硅NPN管相应的电流放大系数a1和a2随其发射极电流的改变而急剧变化如图三所示。 当晶闸管承受正向阳极电压，而门极未受电压的情况下，式（11）中，Ig=0,(a1+a2)很小，故晶闸管的阳极电流IaIc0 晶闸关处于正向阻断状态。当晶闸管在正向阳极电压下，从门极G流入电流Ig,由于足够大的Ig流经NPN管的发射结，从而提高起点流放大系数a2,产生足够大的极电极电流Ic2流过PNP管的发射结，并提高了PNP管的电流放大系数a1,产生更大的极电极电流Ic1流经NPN管的发射结。这样强烈的正反馈过程迅速进行。从图3，当a1和a2随发射极电流增加而（a1+a2）1时，式（11）中的分母1-（a1+a2）0,因此提高了晶闸管的阳极电流Ia.这时，流过晶闸管的电流完全由主回路的电压和回路电阻决定。晶闸管已处于正向导通状态。 式（11）中，在晶闸管导通后，1-（a1+a2）0,即使此时门极电流Ig=0,晶闸管仍能保持原来的阳极电流Ia而继续导通。晶闸管在导通后，门极已失去作用。 在晶闸管导通后，如果不断的减小电源电压或增大回路电阻，使阳极电流Ia减小到维持电流IH以下时，由于a1和a1迅速下降，当1-（a1+a2）0时，晶闸管恢复阻断状态。 编辑本段可控硅原理-主要用途普通可控硅最基本的用途就是可控整流。大家熟悉的二极管整流电路属于不可控整流电路。如果把二极管换成可控硅，就可以构成可控整流电路。现在我画一个最简单的单相半波可控整流电路图4(a)。在正弦交流电压U2的正半周期间，如果VS的控制极没有输入触发脉冲Ug，VS仍然不能导通，只有在U2处于正半周，在控制极外加触发脉冲Ug时，可控硅被触发导通。现在，画出它的波形图图4(c)及(d)，可以看到，只有在触发脉冲Ug到来时，负载RL上才有电压UL输出(波形图上阴影部分)。Ug到来得早，可控硅导通的时间就早；Ug到来得晚，可控硅导通的时间就晚。通过改变控制极上触发脉冲Ug到来的时间，就可以调节负载上输出电压的平均值UL(阴影部分的面积大小)。在电工技术中，常把交流电的半个周期定为180，称为电角度。这样，在U2的每个正半周，从零值开始到触发脉冲到来瞬间所经历的电角度称为控制角；在每个正半周内可控硅导通的电角度叫导通角。很明显，和都是用来表示可控硅在承受正向电压的半个周期的导通或阻断范围的。通过改变控制角或导通角，改变负载上脉冲直流电压的平均值UL，实现了可控整流。 编辑本段可控硅原理-产品特性可控硅第一阳极A1与第二阳极A2间，无论所加电压极性是正向还是反向，只要控制极G和第一阳极A1间加有正负极性不同的触发电压，就可触发导通呈低阻状态。此时A1、A2间压降也约1V。双向可控硅一旦导通，即使失去触发电压，也能继续保持导通状态。只有当第一阳极A1、第二阳极A2电流减小，小于维持电流或A1、A2间当电压极性改变且没有触发电压时，双向可控硅才截断，此时只有重新加触发电压方可导通。可控硅原理百科名片 可控硅可控硅是可控硅整流元件的简称,是一种具有三个PN 结的四层结构的大功率半导体器件,一般由两晶闸管反向连接而成.它的功用不仅是整流，还可以用作无触点开关以快速接通或切断电路，实现将直流电变成交流电的逆变，将一种频率的交流电变成另一种频率的交流电等等。可控硅和其它半导体器件一样，其有体积小、效率高、稳定性好、工作可靠等优点。它的出现，使半导体技术从弱电领域进入了强电领域，成为工业、农业、交通运输、军事科研以至商业、民用电器等方面争相采用的元件。目录可控硅原理-工作过程 可控硅原理-主要用途 可控硅原理-产品特性编辑本段可控硅原理-工作过程晶闸管T在工作过程中，它的阳极A和阴极K与电源和负载连接，组成晶闸管的主电路，晶闸管的门极G和阴极K与控制晶闸管的装置连接，组成晶闸管的控制电路 双向晶闸管的结构与符号见图2。它属于NPNPN五层器件，三个电极分别是T1、T2、G。因该器件可以双向导通，故除门极G以外的两个电极统称为主端子，用T1、T2。表示，不再划分成阳极或阴极。其特点是，当G极和T2极相对于T1，的电压均为正时，T2是阳极，T1是阴极。反之，当G极和T2极相对于T1的电压均为负时，T1变成阳极，T2为阴极。双向晶闸管的伏安特性见图3，由于正、反向特性曲线具有对称性，所以它可在任何一个方向导通。 从晶闸管的内部分析工作过程： 晶闸管是四层三端器件，它有J1、J2、J3三个PN结图一，可以把它中间的NP分成两部分，构成一个PNP型三极管和一个NPN型三极管的复合管图二. 当晶闸管承受正向阳极电压时，为使晶闸管导铜，必须使承受反向电压的PN结J2失去阻挡作用。图2中每个晶体管的集电极电流同时就是另一个晶体管的基极电流。因此，两个互相复合的晶体管电路，当有足够的门极电流Ig流入时，就会形成强烈的正反馈，造成两晶体管饱和导通，晶体管饱和导通。 设PNP管和NPN管的集电极电流相应为Ic1和Ic2；发射极电流相应为Ia和Ik；电流放大系数相应为a1=Ic1/Ia和a2=Ic2/Ik，设流过J2结的反相漏电电流为Ic0, 晶闸管的阳极电流等于两管的集电极电流和漏电流的总和： Ia=Ic1+Ic2+Ic0 或Ia=a1Ia+a2Ik+Ic0 若门极电流为Ig,则晶闸管阴极电流为Ik=Ia+Ig 从而可以得出晶闸管阳极电流为：I=(Ic0+Iga2)/（1-（a1+a2） （11） 硅PNP管和硅NPN管相应的电流放大系数a1和a2随其发射极电流的改变而急剧变化如图三所示。 当晶闸管承受正向阳极电压，而门极未受电压的情况下，式（11）中，Ig=0,(a1+a2)很小，故晶闸管的阳极电流IaIc0 晶闸关处于正向阻断状态。当晶闸管在正向阳极电压下，从门极G流入电流Ig,由于足够大的Ig流经NPN管的发射结，从而提高起点流放大系数a2,产生足够大的极电极电流Ic2流过PNP管的发射结，并提高了PNP管的电流放大系数a1,产生更大的极电极电流Ic1流经NPN管的发射结。这样强烈的正反馈过程迅速进行。从图3，当a1和a2随发射极电流增加而（a1+a2）1时，式（11）中的分母1-（a1+a2）0,因此提高了晶闸管的阳极电流Ia.这时，流过晶闸管的电流完全由主回路的电压和回路电阻决定。晶闸管已处于正向导通状态。 式（11）中，在晶闸管导通