毕业设计说明书内容简介--锁相式数字频率合成器.doc

毕业设计说明书内容简介锁相式数字频率合成器电路设计通信工程 02250414 金波指导教师 张如娟(工程师)摘要本文设计了一个基于锁相技术的频率合成器，并详细介绍了锁相式频率合成器的理论及应用。文中首先介绍了技术原理,通过比较各种方案选定本系统技术方案。接着利用Protel开发工具进行锁相式数字频率合成器的模块设计。在设计方案的基础上，完成了硬件的制作与调试，对测试结果进行了分析，实现了频率合成的功能。关键词 频率合成 锁相环 电路设计ABSTRACTA frequency synthesizer based on phase locked is studied in this paper. And it introduces the principle and application of PLL frequency synthesizer in detail. The technical principle is introduced and compares the several schemes and chooses the best one. Then Phase locked loop（PLL）frequency synthesizer module are designed by using Protel. On the basis of the design scheme, this paper finishes the facture of hardware and debugs it, at the same time analysis the testing results, and finally realizes the function of the frequency synthesizer.Keywords: Frequency synthesizer Phase locked loop circuit design一、引言1.频率合成技术频率合成是指将一个高精度高稳定度的标准信号频率，通过一系列的算术运算，产生有相同稳定度和精确度的大量离散频率的技术。其主要分为直接频率合成技术、锁相式频率合成技术、直接数字式频率合成技术和混合式频率合成技术。锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器，它是目前频率合成器的主流，图1是锁相式整数频率合成器的原理框图。PDLFVCONfr VB VC fo fd图1 锁相式整数频率合成器原理框图2.本文主要设计内容本文设计了一个基于锁相技术的频率合成器，用它来实现由1K Hz基准源产生1K Hz-999kHz的稳定信号，步进频率为1KHz，在合成频率范围内输出频率可以自由选择。在仔细研究频率合成理论的基础上，制定适于实验室工作环境的频率合成方案，完成电路原理图的设计，制作电路板，进行电路调试及测试数据分析，实现频率合成的功能。二、锁相环路的相位模型及动态方程1.锁相环路的相位模型将鉴相器、环路滤波器及压控振荡器这三个基本部件的功能模型连接起来即为锁相环路的相位模型，如图2所示:Kdsin F(p)K0/p 1(t) c(t) ud(t) uc(t) 2(t) + - 2(t)图2 锁相环路相位模型由图上明显看到，这是一个相位负反馈的误差控制系统。输入相位1(t)与输出相位2(t)进行比较，得到误差相位c(t) ，由误差相位产生误差电压ud(t)，误差电压经过环路滤波器F(p)的过滤得到控制电压uc(t)。控制电压加到压控振荡器上使之产生频率偏移，从而来跟踪输入信号频率。2.环路的动态方程由环路的相位模型，不难推导环路的动态方程。令环路增益 K= K0Ud ，其中Ud是误差电压的最大值，则Pc(t)=P1(t)-KF(p)sinc(t)式中P为时域微分算子,这就是锁相环路动态方程的一般形式。三、系统方案论证1.系统需求a.功能需求l 实现频率合成。l 输出范围为1KHz999KHz。l 步进频率为1KHz。b.性能需求l 参考频率源尽量稳定在1KHz。l 尽量增大系统的最大分频比和减小系统的最小分频比。2.方案设计N分频器相位比较器压控振荡器VCO外接频率控制电路百位十位个位L F1KHz方波输入电路图3 设计方案框图在本方案中，系统是由锁相环路和N分频器以及信号输入电路构成的。在锁相环路模块中，鉴相器（PD）和压控振荡器（VCO）可由集成芯片提供，以降低系统的复杂度。鉴相器输出的相位误差电压是周期性脉冲波形,需要使用环路低通滤波器将它平滑后输出一个直流控制电压,去控制VCO的频率和相位,使之向减小误差方向变化,从而消除频差与相差达到锁定状态,而高频噪声及其它交流谐波分量将受到滤波器的抑制。N分频器是将VCO输出信号经过N位可控计数器分频后输入鉴相器，使之与参考信号进行比较。信号输入电路实质就是产生1KHz基准信号源，系统将在此信号的基础上进行一系列的频率合成。信号源的精度和稳定度将影响整个系统频率合成的精度和稳定度。四、模块设计1.锁相环路模块设计锁相环路主要由相位比较器、压控振荡器和环路低通滤波器构成，为降低系统电路复杂度，本系统采用CD4046集成电路锁相环，该芯片包括鉴相器、压控振荡器电路两部分，而环路低通滤波器由外接阻容元件构成。CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。本系统中，环路低通滤波器采用无源比例积分滤波器。2.N分频模块设计在本设计中，分频器将采用可预置数的二十进制1/N计数器MC14522来实现。程序分频器是锁相式数字频率合成器主要单元电路之一。本电路采用反馈封锁的办法，实现了使用极少的器件控制着众多的频率（即从1kHz999kHz共999个频点、频率间隔为1kHz）的灵活转换的功能。分频器从本质上讲是由VCO锁定的状态机，它每隔N个VCO周期输出一个上升沿，这里N是预先确定好的数，表示频分比。由于回路使得分频器输出频率跟随参考频率，因此VCO比参考信号快N倍，即fvco=Nfref其中fvco表示VCO的输出频率，fref表示参考频率。本系统实现的频率合成范围为1kHz999kHz，所以将分频器设计成百位、十位和个位。3.基准信号源模块设计基准信号源即频率合成的基准参考信号，对本设计而言，基准信号源应能够可持续提供频率为1kHz的方波信号。基准信号源可由多种形式提供，本设计采用由555定时器构成的多谐振荡器作为系统基准信号发生电路。4.电路保护模块本设计系统各功能模块主要是由多个不同型号的芯片来实现的，对芯片而言，在其接通电源的瞬间很容易烧坏。为了避免芯片在接通电源时芯片管脚电压从低电平瞬间跃升至高电平，在系统总电源与各模块之间设置一个电路保护模块，使各模块接通电源时电压将从低电平逐渐升至高电平，对整个电路进行保护。根据以上各模块的设计得到整个设计电路,如图4所示.图4 锁相式数字频率合成器电路原理图五、硬件实现1. 制板根据锁相式数字频率合成器电路原理图，我们将完成锁相式数字频率合成器的电路板制作和调试。在一块板上按电路图把元器件组装成电路，其组装方式通常有两种：插接方式和焊接方式。插接方式是在面包板上进行，电路元器件和连线均接插在面包板的孔中；而焊接方式是在印刷板上进行，电路元器件焊接在印刷板上，电路连线则为特制的印刷线。因印刷板不便更改电路布局和功能拓展，而面包板则容易更改电路和拓展，亦可重复使用，所以将采用面包板来完成系统的硬件实现，如图5所示。 图5 硬件事物图 图6 硬件调测2.调试图6为硬件系统调测，在调测过程中出现了一些故障，其原因大致为：元器件引脚接错；集成电路引脚插反；元器件已坏；二极管极性接反；电源线断路；电解电容极性接反；连线接错、开路、短路；接插件接触不良；元器件参数不合理等。经过耐心细致调测后，达到了设计功能。五、性能分析1.锁相式数字频率合成器测试结果在电路板制作完成之后，经过调试，系统实现了课题所要求的功能。测试结果如下:信号源555定时器构成的多谐振荡器提供参考频率信号：参考频率fr=1kHz,输出波形为方波。由三个小型4位开关（SW1-SW3）对分频器输入N=521，目标合成频率为521kHz,利用示波器观测频率合成器输出波形为方波，频率等于517.32kHz，频率有抖动，输出频率不够稳定。2.性能分析本设计要求实现频率在1kHz999kHz范围内、步进频率为1kHz的频率合成器，所设计出的频率合成器在性能方面与理想有些出入。分析影响系统性能的主要因素有以下几方面：（1）由555定时器构成的多谐振荡器作为信号源，其产生的频率稳定度不是很高，其频率的不稳定将直接影响系统频率合成结果的稳定。（2）锁相环路中，环路滤波器性能有限，不能完全抑制环路噪声，影响输出信号。（3）通过公共地的藕合作用电源的噪声或纹波从合成器的一部分藕合到另一部分去，将使振荡器本身的相噪性能恶化。3.电路改进方法（1）电源电源引线上的噪声或纹波将使任何振荡器本身的相噪性能恶化。一般来说，这些影响是比较难于从理论上来计算的，因为它们与电路的设计参数有关，而对于购买的集成芯片，这些参数通常并不知道。对于小于锁相环自然频率o的噪声或纹波，可以通过调整环路带宽来抑制。然而，电源上的频率超过锁相环自然频率的噪声或纹波，将在压控振荡器的输出端产生相位抖动。因此，压控振荡器要采用与其位置尽可能靠近的低噪声、低纹波稳压器来供电。（2）接地必须避免通过公共地的藕合作用使电源的噪声或纹波以及各类信号从合成器的一部分藕合到另一部分去。为压控振荡器提供低纹波电源所采取的特别措施，可以被公共地通过藕合作用轻易的打消掉。本文的电路中压控振荡器的控制电压输入端就藕合了输出端的信号，从而造成了输出频率的不稳定。（3）屏蔽在同一电子设备中的各部分电路间会存在干扰，一个电路可能受其它电路的干扰，同时也可能干扰周围其它电路。为了保证电子系统的正常工作，必须进行严格的电磁兼容设计，它对系统性能有着重大影响。在本文设计的电路中，既有数字电路又有模拟电路，电磁兼容性设计将会提高系统的整体性能。六、总结本设计应用集成电路构建锁相式数字频率合成电路，构成了多频点频率合成器，使锁相式数字频率合成电路的功能得到了充分发挥。本设计实现的频率合成器电路结构简单，由单个锁相环路实现了频率合成的要求，电路元件选取了高性能的集成芯片，电路结构小、重量轻，符合频率合成技术的发展方向。经过精心的研究与设计，本设计的电路实现了课题所要求的功能，达到了预期目标。参考文献1Egan, William F., Frequency Synthesis by Phase Lock John Wiley & Sons .19812Lindsey, W.C and Chie, C.M,A Survey of Digital Phase Locked Loops. Proc. IEEE Vol.69, No.4, pp. 410-415,April(981)3电子电路大全/中国计量出版社编辑部组织编译,中国计量出版社出版.1991.24高频电路设计与