MC9S12系列用户手册.doc

MC9S12系列器件说明MC9S12系列的名称定义（以MC9S12DJ64CFU为例）：MC9S12：Controller Family 该控制器系列统称9：代表FLASHS12：内核型号DJ64：Device Title 器件名称64：64K的FLASHC：Temperature Options 温度选择FU：Package Option 封装结构选择温度选择表定义（Temperature Option）：C = -40C to 85CV = -40C to 105CM = -40C to 125C封装结构选择定义（Package Options）FU = 80QFPPV = 112LQFP使用该系列芯片需遵循如下规则：寄存器：在不使用CAN0的情况下禁止读写CAN0寄存器（系统复位后地址范围：$0140 - $017F）。在不使用BDLC的情况下禁止读写BDLC寄存器（系统复位后地址范围：$00E8 - $00EF）。FAQ：BDLC？Byte Data Link Controller中断：在不使用CAN0的情况下，根据你的对未使用中断的编码方式，填满CAN0中断向量（$FFB0 - $FFB7）。在不使用BDLC的情况下，根据你的对未使用中断的编码方式，填满BDLC中断向量($FFC2, $FFC3)。接口：在不使用CAN0的情况下，CAN0带TXCAN0, RXCAN0功能的引脚在PJ7, PJ6, PM5,PM4, PM3, PM2, PM1 和PM0接口上无效。在不使用BDLC的情况下，BDLC功能引脚TXB, RXB在PM1和 PM0接口上无效。FAQ：各引脚功能应该先有个介绍？在不使用CAN0的情况下，禁止写Module Routing Register的MODRR1 和MODRR0位。MC9S12DJ64特征：HCS12 核心：FAQ：HCS12？v 16-bit HCS12 CPUv MEBI多路复用外部总线接口 (Multiplexed External Bus Interface)v MMC模块映射控制 (Module Mapping Control)v INT中断控制 (Interrupt control)v BKP 断点(Breakpoints)v BDM 后台调试模式(Background Debug Mode)CRG (low current Colpitts or Pierce oscillator, PLL, reset, clocks, COP watchdog, real timeinterrupt, clock monitor)8位和4位的带中断功能的接口：-数字滤波-可编程边缘触发（上升沿/下降沿）存储器：-64K Flash EEPROM-1K byte EEPROM-4K byte RAM2个八通道的数字/模拟转换器：-精度达到10bit-外部转换触发功能1M bit/每秒，CAN2.0 A,B软件兼容模块：-5个接受和3个发送缓冲单元-Flexible identifier filter programmable as 2x32 bit, 4x16bit or 8x8bitFAQ：什么意思？-4个独立的中断通道，分别对应Rx, Tx, error 和 wake-up-低通滤波器唤醒功能-自测工作回送功能（Loop-back for self test operation）增强了的捕捉时钟功能（Enhanced Capture Timer）-16位主计数器（7-bit prescaler）FAQ：prescaler？预定标器-8个可编程输入捕捉通道/输出比较通道-4个8位/2个16位脉冲累加器（pulse accumulator）8个PWM通道：-周期和占空比系数可编程控制-8位八通道/16位4通道-独立的单个脉冲宽度和占空比控制-Center-aligned or left-aligned outputsFAQ：什么意思？-频率范围很广的可编程时钟选择逻辑单元-快速紧急关闭输入-可作为中断输入串行接口：-2个异步SCI（Serial Communications Interfaces）-同步SPI（Serial Peripheral Interface）Byte Data Link Controller（BDLC）：-SAE J1850 Class B数据通信网络接口兼容，兼容应用于低速串行数据通信的ISO（SAEJ1850ClassBDataCommunicationsNetworkInterfaceCompatibleandISOCompatiblefor Low-Speed (125 Kbps) Serial Data Communications in Automotive Applications）FAQ：什么意思？Inter-IC Bus (IIC)：-兼容总线标准-多路控制工作（Multi-master operation）-软件可编程256个不同的串行始终频率112引脚封装/80引脚封装-带驱动能力的5VI/O线路-5V A/D转换-50MHz工作频率，相当于25MHz总线速度-支持开发应用-单线程后台调试模块Obackground debugmode (BDM)-片上硬件断点调试（On-chip hardware breakpoints）模块框图：内存映射：图1-1与1-2芯片复位后的内存地址映射，1K的EEPROM被映射放大2倍分配到2K的地址空间里。需要注意的是，当系统复位后EEPROM的（$0000 - $03FF)段归于寄存器空间，另1K（$0400 - $07FF）段归于到RAM。详细的寄存器映射：Part ID分配：Part ID被设置在2个8位寄存器PARTIDH和PARTIDL中（$001A和$001B）。每个Part ID都有各自唯一的只读值做为芯片上各个revision的地址。如表1-3：FAQ：revision什么意思？内存大小由2个8位寄存器MEMSIZ0 和 MEMSIZ1决定（$001C和$001D）MC9S12DJ64引脚图：MC9S12DJ64有112LQFP（low profile quad flat pack）和80QFP（quad flatpack）两种封装结构。大多数引脚具有2个或者2个以上的功能复用。引脚功能概述：表2-1介绍了引脚功能，字体加深的引脚信号在80引脚封装结构当中无效。各引脚详细介绍：1 EXTAL, XTAL-振荡器引脚EXTAL和XTAL是晶振驱动和外部时钟引脚。通过EXTAL输入频率对系统所有时钟进行复位。XTAL是晶振输出端。2-外部复位引脚低电平有效，输入时作为初始化MCU信号，当由其内部MCU产生复位功能时做输出用。3 TEST-测试引脚该输入引脚做为测试引脚保留。注意：该引脚在芯片应用时必须接VSS。4VREGEN-电压调压器使能端该输入引脚是片上电压调压器能端。5XFC-PLL循环滤波引脚（PLL Loop Filter Pin）请询问你的Motorola芯片供应商有关应用须知，以便估算PLL loop filter因素。该引脚必须避免任何可能产生的漏电流。FAQ：什么是PLL Loop Filter Pin？6-后台调试，Tag High和模式引脚引脚在后台调试通信当中做pseudo-open-drain引脚使用。在MCU扩展工作模式当中，当instruction tagging在开状态，则在E-时钟的下降沿该引脚输入一个低电平使instruction word的高半部分读入到instruction queue。在复位阶段该引脚被用做MCU工作模式选择。在的上升沿该引脚状态被锁定为MODC位。该引脚有一个固定的上拉使能器件。FAQ：完全不懂上面什么意思？7PAD15 / AN15 / ETRIG1-ATD1的AD接口输入引脚PAD15作为通用输入引脚端。AN15作为模拟信号输入端到数字转换器ATD1。该引脚也可作为ATD1的外部触发输入信号。8PAD14:08 / AN14:08-ATD1的AD输入引脚PAD14-PAD18是通用输入引脚和模拟输入信号AN6:0，输入到数字转换器ATD1。9PAD07 / AN07 / ETRIG0- ATD0的AD接口输入引脚PAD07作为通用输入引脚端。AN0作为模拟信号输入端到数字转换器ATD0。该引脚也可作为ATD0的外部触发输入信号。10PAD06:00 / AN06:00- ATD0的AD输入引脚PAD06-PAD00是通用输入引脚和模拟输入信号AN6:0，输入到数字转换器ATD0。11PA7:0 / ADDR15:8 / DATA15:8-接口A的I/O引脚PA7-PA0是通用输入输出引脚。在MCU扩展工作模式中，这些引脚被用做外部地址和数据总线的多路复用器。12PB7:0 / ADDR7:0 / DATA7:0-接口B的I/O引脚PB7-PB0是通用输入输出引脚。在MCU扩展工作模式中，这些引脚被用做外部地址和数据总线的多路复用器。13-接口E的I/O引脚7PE7是通用输入输出引脚。在MCU扩展工作模式当中，信号NOACC被使能时，该引脚被用于指示：电流总线循环处于未利用，或者处于“free”循环。当CPU没有使用总线的时候，该信号将会被声明。为一个输入信号，该信号用于控制一个与内部Colpitts振荡器相连接的晶振是否使用，或者用于控制Pierce振荡器/外部时钟电路使用与否。该引脚状态被锁定在上升沿。如果输入逻辑低电平，引脚EXTAL将陪配置为外部时钟驱动或者Pierce振荡器。如果输入逻辑高电平，那么EXTAL和XTAL应该接上一个Colpitts振荡器电路。由于该引脚在复位期间是一个带上拉器件的输入引脚，如果该引脚left floating,那么默认的配置是在EXTAL和XTAL端接上Colpitts oscillator电路。FAQ：Colpitts oscillator是什么意思？三点振荡器,科尔波兹振荡器FAO：left floating是什么意思？14PE6 / MODB / IPIPE1-接口E的I/O引脚6PE6为通用I/O口，在复位的时候做为一个MCU操作模式选择引脚。在的上升沿该引脚状态被锁定为MODB位，该引脚与指令队列跟踪信号（instruction queue tracking signal）IPIPE1共享。该引脚是一个带下拉器件的输入引脚，并且只有在为低时才激活。15PE5 / MODA / IPIPE0-接口E的I/O引脚5PE5为通用I/O口，在复位的时候做为一个MCU工作模式选择引脚。在的上升沿该引脚状态被锁定为MODA位，该引脚与指令队列跟踪信号（instruction queue tracking signal）IPIPE0共享。该引脚是一个带下拉器件的输入引脚，并且只有在为低时才激活。16PE4 / ECLK-接口E的I/O引脚4PE4为通用I/O口。也可以配置为驱动内部总线时钟引脚ECLK。ECKK信号可以被作为一个时间参考信号。17.-接口EI/O引脚3PE3为通用I/O口，在MCU扩展工作模式中，用于低字节脉冲选通信号，来指明总线访问类型和指令标记的ON时间。用于标记读入指令序列的指令字的低半部分。18.-接口EI/O引脚2PE2为通用I/O口，在MCU扩展工作模式中，该引脚驱动外部总线读/写输出信号。它指明在外部总线上数据传输方向。19. -接口E输入引脚1PE1作为通用输入引脚和可屏蔽中断请求输入，作为一种异步中断请求应用的方式，该引脚能够将MCU唤醒到STOP 或者WAIT模式。20. PE0 / XIRQ-接口E输入引脚0PE0作为通用输入引脚和非可屏蔽中断请求输入，作为一种异步中断请求应用的方式，该引脚能够将MCU唤醒到STOP 或者WAIT模式。21. PH7 / KWH7-接口HI/O引脚7PH7为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。22. PH6 / KWH6-接口HI/O引脚6PH6为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。23. PH5 / KWH5-接口HI/O引脚5PH5为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。24. PH4 / KWH4-接口HI/O引脚4PH4为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。25. PH3 / KWH3接口HI/O引脚3PH3为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。26. PH2 / KWH2-接口HI/O引脚2PH2为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。27. PH1 / KWH1接口HI/O引脚1PH1为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。28. PH0 / KWH0-接口HI/O引脚0PH0为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。29. PJ7 / KWJ7 / SCL / TXCAN0-接口JI/O引脚7PJ7为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为作为IIC模式的串行时钟引脚SCL。该引脚可以被配置为CAN0（the Motorola Scalable Controller Area Network controller 0）的传输引脚TXCAN。30. PJ6 / KWJ6 / SDA / RXCAN0-接口JI/O引脚6PJ6为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为作为IIC模式的串行时钟引脚SDA。该引脚可以被配置为CAN0（the Motorola Scalable Controller Area Network controller 0）的接收引脚RXCAN。31. PJ1:0 / KWJ1:0-接口JI/O引脚1:0PJ1和PJ0为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。32.-接口KI/O引脚7PK7为通用I/O口。在MCU扩展工作模式中，该引脚可以做为仿针电路选择输出引脚（）。在MCU扩展工作模式中，该引脚可以做为Flash EEPROM存储器在存储器映射的使能信号（ROMCTL）。在信号的上升沿，该引脚的状态被锁定在ROMON位。33. PK5:0 / XADDR19:14-接口KI/O引脚5：0PK5-PK0为通用I/O口。在MCU扩展工作模式，该引脚为外部总线提供一个扩展的地址XADDR19:14。34.PM7-接口MI/O引脚7PM7为通用I/O口。35.PM6-接口MI/O引脚6PM6为通用I/O口。36. PM5 / TXCAN0 / SCK0-接口MI/O引脚5PM5为通用I/O口。该引脚可以做为CAN0输出引脚TXCAN。该引脚可以被配置为串行外部接口0的串行时钟引脚SCK。37. PM4 / RXCAN0 / MOSI0-接口MI/O引脚4PM4为通用I/O口。该引脚可以做为CAN0接收引脚RXCAN。可以被配置为主输出引脚（模式中）或者从输入引脚（在从模式中）MOSI，对应串行外部接口0（SPI0）。38.-接口MI/O引脚3PM3为通用I/O口。该引脚可以做为CAN0输出引脚TXCAN。可以被配置为SPI0的从模式选择引脚。39. PM2 / RXCAN0 / MISO0-接口MI/O引脚2PM2为通用I/O口。该引脚可以做为CAN0接收引脚RXCAN。可以被配置为主输入引脚（模式中）或者从输出引脚（在从模式中）MISO，对应串行外部接口0（SPI0）。40. PM1 / TXCAN0 / TXB-接口MI/O引脚1PM1为通用I/O口。该引脚可以做为CAN0输出引脚TXCAN。该引脚可以被配置为BDLC的输出引脚TXB。41. PM0 / RXCAN0 / RXB-接口MI/O引脚0PM0为通用I/O口。该引脚可以做为CAN0输入引脚RXCAN。该引脚可以被配置为BDLC的输入引脚RXB。42. PP7 / KWP7 / PWM7-接口PI/O引脚7PP7为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道7。43. PP6 / KWP6 / PWM6-接口PI/O引脚6PP6为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道6。44PP5 / KWP5 / PWM5-接口PI/O引脚5PP5为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道5。45. PP4 / KWP4 / PWM4-接口PI/O引脚4PP4为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道4。46. PP3/ KWP3 / PWM3-接口PI/O引脚3PP3为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道3。47. PP2 / KWP2 / PWM2-接口PI/O引脚2PP2为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道2。48. PP1 / KWP1 / PWM1-接口PI/O引脚1PP1为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道1。49. PP0/ KWP0 / PWM0-接口PI/O引脚0PP0为通用I/O口。该引脚可以被配置为产生一个导致MCU跳出STOP或者WAIT模式的中断信号。该引脚可以被配置为PWM（脉冲宽带调制）的输出通道0。50.-接口SI/O引脚7PS7为通用I/O口。该引脚可以被配置为SPI0的从模式选择引脚。51. PS6 / SCK0-接口SI/O引脚6PS6为通用I/O口。该引脚可以被配置为SPI0的串行时钟引脚SCK。52. PS5 / MOSI0-接口SI/O引脚5PS5为通用I/O口。可以被配置为主输出引脚（模式中）或者从输入引脚（在从模式中）MOSI，对应串行外部接口0（SPI0）。53. PS4 / MISO0-接口SI/O引脚4PS4为通用I/O口。可以被配置为主输入引脚（模式中）或者从输出引脚（在从模式中）MISO，对应串行外部接口0（SPI0）。54. PS3 / TXD1-接口SI/O引脚3PS3为通用I/O口。该引脚可以被配置为SCI1的输出引脚TXD。55. PS2 / RXD1-接口SI/O引脚2PS2为通用I/O口。该引脚可以被配置为SCI1的输入引脚RXD。56. PS1 / TXD0-接口SI/O引脚2PS1为通用I/O口。该引脚可以被配置为SCI0的输出引脚TXD。57. PS0 / RXD0-接口SI/O引脚1PS0为通用I/O口。该引脚可以被配置为SCI0的输入引脚RXD。58. PT7:0 / IOC7:0-接口TI/O引脚7：0PT7-PT0为通用I/O口。他们被配置为ETC（Enhanced Capture Timer）的输入捕获或输出比较引脚IOC7-IOC0。FAQ：ETC？电源引脚：MC9S12DJ64电源与接地引脚描述如下：注意：所有的VSS引脚在应用的时候必须接在一起。引脚引脚号标准电压功能描述112-pin QFPVDD1，213，6525V通过内部调压器产生的内部电源和地VSS1，214，660VVDDR4150V外部电源和地，供引脚驱动和内部调压器VSSR400VVDDX10750V外部电源和地，供引脚驱动VSSX1060VVDDA8350V模-数转换工作电压和地，内部调压器参考电压，允许电源电压独立供电A/DVSSA860VVRL850V模-数转换参考电压VRH8450VVDDPLL4325V为锁相环（Phased-Locked Loop）提供电压和地VSSPLL450VVREGEN9750V内部调压器使能各引脚详细介绍：1VDDX, VSSX-I/O驱动电源&地引脚为I/O提供驱动的外部电源和地。因为短时信号转变为place high, short-durationcurrent需要电源供电，固使用带高频特性的旁路电容器，并且尽量靠近MCU。旁路规格依靠MCU引脚被装载的程度来定。VDDX和VSSX为接口J, K, M, P, T和S供电。FAQ：place high, short-durationcurrent什么意思？2VDDR, VSSR-供引脚驱动&供内部电压调压器为I/O提供驱动的外部电源和地，供内部电压调压器。因为短时信号转变为place high, short-durationcurrent需要电源供电，固使用带高频特性的旁路电容器，并且尽量靠近MCU。旁路规格依靠MCU引脚被装载的程度来定。VDDR和VSSR 为接口A, B, E和H供电。.3VDD1, VDD2, VSS1, VSS2-内部逻辑电源电压引脚通过VDD和VSS给MCU供电，因为短时信号转变为place high, short-durationcurrent需要电源供电，固使用带高频特性的旁路电容器，并且尽量靠近MCU。2.5V电压来自于内部电压调压器。这些引脚不允许有静电负载（static load）干扰。如果VREGEN接地，内部调压器关。注意：除了旁路电容器不允许有其他负载。4. VDDA, VSSA-为ATD0/ATD1和VREG供电引脚VDDA,VSSA电源和地引脚为调压器和2个模-数转换器供电。同时也给内部调压器提供参考电压。允许ATD0/ATD1和参考电压的电源电压独立旁路。5. VRH, VRL-ATD参考电压输入引脚VRH和VRL做为模-数转换器的参考电压输入引脚。6. VDDPLL, VSSPLL-PLL供电引脚为振荡器和锁相环提供工作电压。允许振荡器和锁相环的电源电压独立旁路。2.5V电压由内部调压器产生。注意：除了旁路电容器不允许有其他负载。7. VREGEN-片上调压器使能端使能内部5V转2.5V调压器。如果该引脚为低VDD1,2和VDDPLL必须由外部供电。系统时钟描述：时钟和复位信号产生器为HCS12核心和所有外设模块提供内部时钟模块。图3-1从CRG到个模块的时钟连接。详细的时钟产生请参考相关CRG模块用户指南和OSC模块用户指南 工作模式：八种可能的工作模式决定了MC9S12DJ64的工作配置。每一个模式都有一个于之对应的默认内存映射和内部总线结构。存在3个低功率工作模式。芯片结构配置概述：复位后的工作模式由在复位当中的MODC,MODB,和MODA引脚的状态决定（表4-1）。在寄存器MODE中的MODC，MODB和MODA位显示了当前的工作模式，并且提供在工作模式中的有限模式转换（limited mode switching）。MODC,MODB和MODA引脚在复位信号的上升沿被锁存在上述位中。ROMCTL信号允许寄存器MISC中的ROMON位置位，用于控制内部FLASH是否在映射到内存当中。ROMON=1表示FLASH在内存映射当中可见。ROMCTL引脚的状态在复位信号的上升沿被锁存在寄存器MISC的ROMON位。FAQ：什么是limited modes witching？进一步该模式阐述参考相关HCS12多路复合外部总线接口模块指南。 安全性：制定有效的安全特性用以防止存储器中未识别/未授权的内容读写。特性如下：FLASH内容保护EEPROM内容保护单片（single-chip）工作模式带内部FLASH和EEPROM disable功能的外部存储器工作模式用户必须意识到这些安全措施必须与用户自己所编写的代码联系起来。最好的例子就是用户通过自己的代码完成内部程序内容的转储。这些代码将会消除其安全性。同时，用户也希望在其程序里面开一个后门。比方说，用户通过SCI下载一个KEY，该KEY允许通过程序更新参数，存储在EEPROM中。微控制器安全模式：一旦用户编写程序到FLASH和EEPROM，这一部分将会通过对放在FLASH模块中的的security位编写进行保护。这些非易失性位（non-volatile）将会同归对这一部分复位和掉电来进行保护。这些security字节被分配在部分FLASH阵列当中。安全模式配置详细参考FLASH模块用户指南。安全微控制器操作：标准单片模式：该模式是the secured part最常用的。所有模式都是一样的，正如除了BDM模式外的所有模式都是不可靠的。BDM工作模式将会被堵塞。FAQ：the secured part？BDM？从外部存储器执行：用户有时候希望在安全微控制器模式下从外部空间执行任务。这一功能能够通过直接重置到扩展工作模式来完成。内部FLASH和EEPROM将会被disable。BDM工作模式将会被堵塞。Unsecuring the Microcontroller：为了Unsecuring the Microcontroller，内部的FLASH 和 EEPROM必须被擦除，通过在扩展模式的一个外部程序或者通过一串BDM命令序列来完成。通过后门钥匙访问（Backdoor Key Access）也可能造成unsecuring。详细参考FLASH模块指南。FAQ：Unsecuring the Microcontroller？一旦用户擦除了FLASH和EEPROM，该部分会被重置到特殊的单片模式。同时激活一个验证内部FLASH和EEPROM擦除的程序。一旦该程序执行完毕，用户就可以进行擦除操作，并且将FLASH security bits编写为unsecured状态。通常这些是通过BDM来完成的，但是用户也可以改变到扩展模式（通过BDM编写相关模式位）跳到外部程序（也是通过BDM命令）。需要注意的是，如果这一部分在security bits被重新编写到unsecure状态之前复位的话，将会重新会到secured状态。低电源模式：微控制器主要有3个低电源模式，详细信息分别参考相关用户指南：Stop, Pseudo Stop,和 Wait。有关时钟系统的相关重要信息参考时钟和复位发生器用户指南（CRG）。Stop:执行CPU stop指令，停止所有时钟和振荡器，以此将芯片放在全静态模式。通过复位和外部中断可以从该模式当中唤醒。Pseudo Stop：通过执行CPU STOP指令进入该模式。在该模式当中振荡器任然在工作，并且实时中断和（RTI）和看门狗（COP）可以停留在激活状态。其他外设停止工作。该模式比full STOP模式产生更多电流,但是唤醒时间很明显缩短。Wait：通过执行CPU WAI指令进入该模式。该模式当中CPU不执行指令。内部CPU信号（地址和数据总线）处于全局静态状态。所有外设保持激活状态。为了减少功耗，所有外设可以分别停止其本地时钟。Run：尽管该模式不是低功耗模式，但是一些没有用到的外设模块不应当被激活，以便省电。复位和中断：参考CPU12手册上的ExceptionProcessing有关部分。向量表：表5-1中断源和向量，按优先级别顺序排列。复位效果：当复位出现时，MCU寄存器和控制位被转变到已知的启动状态，参考相关用户指南的寄存器和复位状态。I/O引脚：参考HCS12 MEBI模块指南模式引脚配置，A，B，E，K接口。参考PIM模块用户指南中的所有外设模块接口的复位配置。内存：参考表1-1。RAM在复位当中不会自动初始化。HCS12核心模块描述：1CPU12模块描述参考CPU12手册CPU12手册当中提及的周期等同于总线时钟周期。一个周期等于一个总线时钟周期。2HCS12 MMC模块描述参考MMC模块指南中的HCS12 MMC设备定义信息：INITEE-复位状态：$01-EE11-EE15位在Normal和Emulation模式写一次，在Special模式可任意写。PPAGE-复位状态：$00-寄存器在所有模式当中可以任意写。MEMSIZ0-复位状态：$11MEMSIZ1-复位:状态：$803HCS12 MEBI模块描述参考MEBI模块指南中HCS12 MEBI模块设备定义信息：PUCR-复位状态：$904HCS12 INT模块描述参考INT模块指南中的HCS12 INT模块5HCS12 BDM模块描述参考BDM指南中的HCS12 BDM模块BDM指南当中alternate clock等同于Oscillator Clock6.HCS12 BKP模块描述参考BKP模块指南中的HCS12 BKP模块时钟和复位发生器模块描述：参考CRG模块用户指南CRG的低电压复位特性在该设备中无效振荡器模块描述：参考OSC模块用户指南输入信号激活为低（看PE7 / NOACC / XCLKS 接口 E I/O 引脚 7）ETC模块描述：参考ETC_16B8C模块用户指南当中提及的freeze mode等同于active BDM mode模数转换模块（ATD）描述：片上有两快ATD。参考ATD_10B8C模块用户指南。当中提及的freeze mode等同于active BDM modeIIC模块描述：参考IIC模块用户指南SCI模块描述：参考SCI模块用户指南SPI模块描述：参考SPI模块用户指南J1850 (BDLC)模块描述：参考BDLC 模块用户指南PWM模块描述：参考PWM模块用户指南Flash EEPROM 64K模块描述：参考FTS64K 模块用户指南、“S12LRAE”是通用装入RAM和执行程序（LEAE），这些程序在该芯片生产期间被植入到flash内存当中。LRAE程序能够为终端客户提供强大的编程灵活性，它允许该设备在集成到PCB后能够直接通过CAN或者SCI进行编程。LRAE的使用是为终端用户考虑的，并且，如果不需要它的话，可以被轻易擦除掉，其优先级高于flash编程。更有关S12LRAE详细信息参考S12LREA应用手册(AN2546/D)。ItisplannedthatmostHC9S12devicesmanufacturedafterQ1of2004willbeshippedwiththeS12LRAEprogrammedintheFlash.Exactdetailsofthechangeover(ieblanktoprogrammed)foreachproductwillbe communicated in advance via GPCN and will be traceable by the customer via datecode marking onthe device.Please contact Motorola SPS Sales if you have any additional questions.EEPROM 1K模块描述：参考EETS1K模块用户指南RAM模块描述：该模块支持single-cycle misaligned word接口FAQ：single-cycle misaligned word什么意思？MSCAN模块描述：参考MSCAN模块用户指南VREG模块描述：参考VREG模块用户指南印制电路板布线建议：PCB布线应当小心仔细，确保电压调节器和MCU的正常工作。有如下规则：每个电源端接上去耦陶瓷电容，近可能的靠近要连接的引脚（C1-C6）。接地启动的中心点应当接VSSR脚。在VSS1, VSS2 和VSSR之间用低欧姆低电感连接。VSSPLL管脚必须直接与VSSR管脚相连。VSSPLL,EXTAL和XTAL的轨迹应尽可能的短。C7,C8, C11和Q1的板上所占面积尽可能少。在C7, C8, C10 和Q1与MCU相连的区域下面不要放置其他信号和电源。中央电源由VDDA/VSSA管脚供给。附录A 电气特性电源：VDDA,VSSA- A/D转换和内部电压调节器的resistor ladder。FAQ：resistor ladder什么啊？VDDX,VSSX,VDDR和VSSR-I/O管脚，VDDR同时供电电压调节器。VDD1, VSS1, VDD2和VSS2-数字逻辑管脚，VDDPLL, VSSPLL给振荡器和PLL供电。VSS1和VSS2-通过metal与内部相连。VDDA, VDDX, VDDR 和VSSA, VSSX, VSSR一样都要反接一个二极管（anti-parallel diodes）做EDS保护（electro-static discharge,静电释放放电）。注意：在下面的文章中，如果没有特别加以说明的话，VDD5 表示任一VDDA, VDDR 和VDDX； VSS5表示任一VSSA, VSSR和VSSX。IDD5 表示流入VDDA, VDDX和VDDR管脚的电流和。VDD表示VDD1, VDD2 和 VDDPLL, VSS表示VSS1, VSS2和VSSPLL.IDD表示流入VDD1管脚VDD2的电流和。引脚：共有5组功能引脚5V的I/O引脚标准5V的I/O引脚，这些标准引脚被分类为I/O接口管脚，模拟信号输入，BKGD和RESET管脚。这些管脚的内部结构都是一致的，然而，有些功能可以被禁止。比如，模拟信号输入到输出驱动管脚上，上拉电阻和下拉电阻被永久禁止。模拟参考引脚这组管脚由VRH 和VRL 管脚组成。振荡器管脚XFC, EXTAL, XTAL管脚组成振荡器管脚，2.5V标准电平，由VDDPLL管脚供电。测试引脚仅用于生产测试用。VREGEN片上电压调节器使能管脚。电流输入：在瞬时最大电流和最大工作电流条件下，电源必须保持稳定在VDD5或VDD范围。如果正极输入电流（）大于IDD5，输入电流可能会通过VDD5外流，并且可能会导致外部电源失调。要确保外部VDD5负载分流量比最大输入电流大。当MCU不消耗电源的时候是相当危险的，比如说，如果没有时钟或者时钟率非常低，这种情况会导致整体电源消耗的降低。绝对最大额定值：绝对最大额定值只是应力额定值。在其最大值或者大于其最大值中的函数运算是不可靠的。超过其限制的的应力会影响系统的可靠性，导致设备的永久损坏。设备包含电路保护装置，该装置防止由于高静电或电场造成的损坏；但是，还是建议采用预防措施，来避免任何电压高于其最大额定电压加入到高阻抗回路当中。如果未使用的输入信号加上其相应的逻辑电平，那么系统工作的可靠性将会加强（如VSS5，VDD5）。注意1超过绝对最大额定值的设备可能会损坏。2设备包括内部电压调节器（产生逻辑电平）和PLL电源（来自I/O电源）。当设备由外部供电时，应绝对最大额定值为参考标准。3所有数字I/O管脚通过钳位电路连接到VSSX和V DDX, VSSR和VDDR，VSSA和VDDA。4这些管脚由内部钳位到VSSPLL和VDDPLL。5This pin is clamped low to VSSR , but not clamped high. This pin must be tied low in applications。FAQ：This pin is clamped low to VSSR , but not clamped high. This pin must be tied low in applications。什么意思？ESD和锁存抗扰性能：所有的ESD测试依照CDF-AEC-Q100应力测试资格。在设备资格鉴定当中ESD做为HBM模式，MM模式和Charge Device Model 模式。FAQ：HBM，MM，Charge Device Model什么意思？如果暴露在ESD脉冲后，该设备不再匹配设备规格，那么该设备被认为不合格产品。除非有特别说明，完整的DC参数和功能测试是按照室温下的应用设备规格来执行的。工作条件：注意：1. 设备包括内部电压调节器（产生逻辑电平）和PLL电源（来自I/O电源）。上述工作范围应用在当调节器被禁止，设备由外部供电时。2. 有些模块如ATD (conversion) and NVMs (program/erase)在正常工作时需要更高的总线频率。功耗和热特性：功耗和热特性是紧密相关的，用户必须确保不超出最大工作结温。平均结温（）由下式获得（C）：总功耗由下式计算：必须考虑到内部电压调节器enabled和disabled两种情况：1DisabledI是所有连接到VDDX和VDDR的I/O口输出电流的总和。对于有效：相对的：2Enabled是表A-7所示电流，不是全部的电流流进VDDR，还有额外的流如外部负载的高电平电流。是所有连接到VDDX和VDDR的I/O口输出电流的总和。注意：1热阻的值是通过仿针得到的2PC Board according to EIA/JEDEC Standard 51-33PC Board according to EIA/JEDEC Standard 51-7FAQ：注意的2和3什么意思？I/O特性：下表描述了所有5V I/O管脚特性。有些参数并不一定适用，比如说，不是所有的管脚都有上拉或者下拉电阻。电源电流：所有测量没有输出负载，除非特别说明，电流以单片模式测量。内部电压调节器enabled，在Colpitts模式下，25MHz总线频率使用4MHz振荡器。产品的测试是在EXTAL端输入一个方波信号。在扩展模式下，流入系统中的电流依靠地址，数据和控制信号的负载。当然也依赖这些信号的工作周期。无法给出一个适用的数据。最好的估算就是就是去掉单片电源，把然后加上根据外部负载得到的电源。注意：1PLL关闭2在低功耗条件下，假设。ATD工作特性：存在下面的关系式以便获得更好的全范围效果。该关系式存在是因为采样缓冲放大器无法驱动连接在它上面的电源。如果输入电平超过了这个范围，那么it will effectively be clipped。FAQ：it will effectively be clipped.什么意思？注意：1当电压的差异性低于4.5V的时候，无法保证完全精准。2The minimum time assumes a final sample period of 2 ATD clocks cycles while the maximum time assumes a final sample period of 16 ATD clocks.FAQ：注意2什么意思？影响精度的因素：源电阻（内电阻）：因为漏电流输入管脚（表A-6）与内阻相连，在信号源到ATD输入管脚上将会有个压降。最大内阻的规定导致了在最大漏电流情况下的误差少于LSB（2.5mV）的1/2。如果设备和工作条件比最差条件还差或者在漏电感误差允许范围内，允许更大值的内电阻。FAQ：LSB？源极电容：当一个additional内部电