电子工艺实习全部元件资料.doc

1)MAX232：主要特点1、符合所有的RS-232C技术标准 2、只需要单一 +5V电源供电 3、片载电荷泵具有升压、电压极性反转能力，能够产生+10V和-10V电压V+、V- 4、功耗低，典型供电电流5mA 5、内部集成2个RS-232C驱动器 6、高集成度，片外最低只需4个电容即可工作。 编辑本段标准应用电路max232电容器应选择1F的电解电容。在使用过程中本人曾用过10F的代替。 注意，由于RS232电平较高，在接通时产生的瞬时电涌非常高，很有可能击毁max232，所以在使用中应尽量避免热插拔。 AT89S52的DIP封装：2)AT89S52的PLCC封装：8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位 定时器/计数器，一个6向量2级中断结构，全双工串行口， 片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻 辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工 作。掉电保护方式下，RAM内容被保存，振荡器被冻结， 单片机一切工作停止，直到下一个中断或硬件复位为止。 P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻 辑电平。对P0端口写“1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下， P0不具有内部上拉电阻。 在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验 时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 此外，P1.0和P1.1分别作定时器/计数器2的外部计数输入（P1.0/T2）和定时器/计数器2 的触发输入（P1.1/T2EX）。 在flash编程和校验时，P1口接收低8位地址字节。 引脚号第二功能： P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出 P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动 AT89S52引脚图 PLCC封装4 个 TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX DPTR） 时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用 8位地址（如MOVX RI）访问外部数据存储器时，P2口输出P2锁存器的内容。 在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p3 输出缓冲器能驱动4 个 TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。 在flash编程和校验时，P3口也接收一些控制信号。 端口引脚 第二功能： P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 INTO(外中断0) P3.3 INT1(外中断1) P3.4 TO(定时/计数器0) P3.5 T1(定时/计数器1) P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通) 此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。 RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将是单片机复位。 ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。 PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。 EA/VPP：外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。 XTAL1：振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2：振荡器反相放大器的输出端。特殊功能寄存器（SFR）的地址空间映象如表1所示。 AT89S52 特殊寄存器映象及复位值并不是所有的地址都被定义了。片上没有定义的地址是不能用的。读这些地址，一般将得到一个随机数据；写入的数据将会无效。 用户不应该给这些未定义的地址写入数据“1”。由于这些寄存器在将来可能被赋予新的功能，复位后，这些位都为“0”。 定时器 2 寄存器：寄存器T2CON 和T2MOD 包含定时器2 的控制位和状态位（如表2和表3所示），寄存器对RCAP2H和RCAP2L是定时器2的捕捉/自动重载寄存器。 中断寄存器：各中断允许位在IE寄存器中，六个中断源的两个优先级也可在IE中设置。 表2 T2CON：定时器/计数器2控制寄存器 T2CON 地址为0C8H 复位值：0000 0000B位可寻址 TF2EXF2RLCLKTCLKEXEN2TR2C/T2CP/RL276543210符号功能TF2定时器2 溢出标志位。必须软件清“0”。RCLK=1 或TCLK=1 时，TF2不用置位。EXF2定时器2 外部标志位。EXEN2=1 时，T2EX 上的负跳变而出现捕捉或重载时，EXF2 会被硬件置位。定时器2 打开，EXF2=1 时，将引导CPU执行定时器2 中断程序。EXF2 必须如见清“0”。在向下/向上技术模式（DCEN=1）下EXF2不能引起中断。RLCLK串行口接收数据时钟标志位。若RCLK=1，串行口将使用定时器2 溢出脉冲作为串行口工作模式1 和3 的串口接收时钟；RCLK=0，将使用定时器1计数溢出作为串口接收时钟。TCLK串行口发送数据时钟标志位。若TCLK=1，串行口将使用定时器2 溢出脉冲作为串行口工作模式1 和3 的串口发送时钟；TCLK=0，将使用定时器1计数溢出作为串口发送时钟。EXEN2定时器2外部允许标志位。当EXEN2=1时，如果定时器2没有用作串行时钟，T2EX（P1.1）的负跳变将引起定时器2 捕捉和重载。若EXEN2=0，定时器2将视T2EX端的信号无效TR2开始/停止控制定时器2。TR2=1，定时器2开始工作C/T2定时器 2 定时/计数选择标志位。C/T2 =0，定时； C/T2 =1，外部事件计数（下降沿触发）CP/RL2捕捉/重载选择标志位。当EXEN2=1时， CP/RL2=1，T2EX出现负脉冲，会引起捕捉操作；当定时器2溢出或EXEN2=1时T2EX出现负跳变，都会出现自动重载操作。CP/RL2=0 将引起T2EX 的负脉冲。当RCKL=1或TCKL=1时，此标志位无效，定时器2溢出时，强制做自动重载操作。双数据指针寄存器：为了更有利于访问内部和外部数据存储器，系统提供了两路16位数据指针寄存器：位于SFR中82H83H的DP0和位于84H85。特殊寄存器AUXR1中DPS=0 选择DP0；DPS=1 选择DP1。用户应该在访问数据指针寄存器前先初始化DPS至合理的值。 表 3a AUXR：辅助寄存器 AUXR 地址：8EH 复位值：XXX00XX0B不可位寻址 WDIDLEDISRTODISALE76543210预留扩展用 DISALE ALE使能标志位 DISALE 操作方式 0 ALE 以1/6晶振频率输出信号 1 ALE 只有在执行MOVX 或MOVC指令时激活 DISRTO 复位输出标志位 DISRTO 0 看门狗（WDT）定时结束，Reset 输出高电平 1 Reset 只有输入 WDIDLE 空闲模式下WDT 使能标志位 WDIDLE 0 空闲模式下，WDT继续计数 1 空闲模式下，WDT停止计数 掉电标志位：掉电标志位（POF）位于特殊寄存器PCON的第四位（PCON.4）。上电期间POF置“1”。POF可以软件控制使用与否，但不受复位影响。 表 3b AUXR1：辅助寄存器1 AUXR1 地址：A2H 复位值：XXXXXXX0B 不可位寻址 DPS76543210预留扩展用 DPS 数据指针选择位 DPS 0 选择DPTR寄存器DP0L和DP0H 1 选择DPTR寄存器DP1L和DP1H 编辑本段存储器结构MCS-51器件有单独的程序存储器和数据存储器。外部程序存储器和数据存储器都可以64K寻址。 程序存储器：如果EA引脚接地，程序读取只从外部存储器开始。 对于 89S52，如果EA 接VCC，程序读写先从内部存储器（地址为0000H1FFFH）开始，接着从外部寻址，寻址地址为：2000HFFFFH。 数据存储器：AT89S52 有256 字节片内数据存储器。高128 字节与特殊功能寄存器重叠。也就是说高128字节与特殊功能寄存器有相同的地址，而物理上是分开的。 当一条指令访问高于7FH 的地址时，寻址方式决定CPU 访问高128 字节RAM 还是特殊功能寄存器空间。直接寻址方式访问特殊功能寄存器（SFR）。 例如，下面的直接寻址指令访问0A0H（P2口）存储单元MOV 0A0H , #data使用间接寻址方式访问高128 字节RAM。例如，下面的间接寻址方式中，R0 内容为0A0H，访问的是地址0A0H的寄存器，而不是P2口（它的地址也是0A0H）。 MOV R0 , #data堆栈操作也是间接寻址方式。因此，高128字节数据RAM也可用于堆栈空间。 编辑本段片上资源看门狗定时器WDT是一种需要软件控制的复位方式。WDT 由13位计数器和特殊功能寄存器中的看门狗定时器复位存储器（WDTRST）构成。WDT 在默认情况下无法工作；为了激活WDT，用户必须往WDTRST 寄存器（地址：0A6H）中依次写入01EH 和0E1H。当WDT激活后，晶振工作，WDT在每个机器周期都会增加。WDT计时周期依赖于外部时钟频率。除了复位（硬件复位或WDT溢出复位），没有办法停止WDT工作。当WDT溢出，它将驱动RSR引脚一个高电平输出。 WDT的使用为了激活WDT，用户必须向WDTRST寄存器（地址为0A6H的SFR）依次写入01EH和0E1H。当WDT激活后，用户必须向WDTRST写入01EH和0E1H喂狗来避免WDT溢出。当计数达到8191（1FFFH）时，13 位计数器将会溢出，这将会复位器件。晶振正常工作、WDT激活后，每一个机器周期WDT 都会增加。为了复位WDT，用户必须向WDTRST 写入01EH 和0E1H（WDTRST 是只读寄存器）。WDT 计数器不能读或写。 当WDT 计数器溢出时，将给RST 引脚产生一个复位脉冲输出，这个复位脉冲持续96个晶振周期（TOSC），其中TOSC=1/FOSC。为了很好地使用WDT，应该在一定时间内周期性写入那部分代码，以避免WDT复位。 掉电和空闲方式下的 WDT在掉电模式下，晶振停止工作，这意味这WDT也停止了工作。在这种方式下，用户不必喂狗。有两种方式可以离开掉电模式：硬件复位或通过一个激活的外部中断。通过硬件复位退出掉电模式后，用户就应该给WDT 喂狗，就如同通常AT89S52 复位一样。 通过中断退出掉电模式的情形有很大的不同。中断应持续拉低很长一段时间，使得晶振稳定。当中断拉高后，执行中断服务程序。为了防止WDT在中断保持低电平的时候复位器件，WDT 直到中断拉低后才开始工作。这就意味着WDT 应该在中断服务程序中复位。 为了确保在离开掉电模式最初的几个状态WDT不被溢出，最好在进入掉电模式前就复位WDT。 在进入待机模式前，特殊寄存器AUXR的WDIDLE位用来决定WDT是否继续计数。 默认状态下，在待机模式下，WDIDLE=0，WDT继续计数。为了防止WDT在待机模式下复位AT89S52，用户应该建立一个定时器，定时离开待机模式，喂狗，再重新进入待机模式。 UART在AT89S52 中，UART 的操作与AT89C51 和AT89C52 一样。为了获得更深入的关于UART 的信息，选择“Products”，然后选择“8051-Architech Flash Microcontroller”，再选择“ProductOverview”即可。 定时器 0 和定时器1在AT89S52 中，定时器0 和定时器1 的操作与AT89C51 和AT89C52 一样。为了获得更深入的关于UART 的信息，选择“Products”，然后选择“8051-Architech Flash Microcontroller”，再选择“ProductOverview”即可。 定时器 2定时器2是一个16位定时/计数器，它既可以做定时器，又可以做事件计数器。其工作方式由特殊寄存器T2CON中的C/T2位选择（如表2所示）。定时器2有三种工作模式： 捕捉方式、自动重载（向下或向上计数）和波特率发生器。如表3 所示，工作模式由T2CON中的相关位选择。定时器2 有2 个8位寄存器：TH2和TL2。在定时工作方式中，每个机器周期，TL2 寄存器都会加1。由于一个机器周期由12 个晶振周期构成，因此，计数频率就是晶振频率的1/12。表 3 定时器2工作模式 RCLK+TCLKCP/RL2TR2MODE00116位自动重载01116位捕捉1x1波特率发生器xx0（不用）捕捉方式在捕捉模式下，通过T2CON中的EXEN2来选择两种方式。 图 5 定时器的捕捉模式如果EXEN2=0，定时器2时一个16位定时/计数器，溢出时，对T2CON 的TF2标志置位，TF2引起中断。如果EXEN2=1，定时器2做相同的操作。除上述功能外，外部输入T2EX引脚（P1.1）1至0的下跳变也会使得TH2和TL2中的值分别捕捉到RCAP2H和RCAP2L中。除此之外，T2EX 的跳变会引起T2CON 中的EXF2 置位。像TF2 一样，T2EX 也会引起中断。捕捉模式如图5所示。在计数工作方式下，寄存器在相关外部输入角T2 发生1 至0 的下降沿时增加1。在这种方式下，每个机器周期的S5P2期间采样外部输入。一个机器周期采样到高电平，而下一个周期采样到低电平，计数器将加1。在检测到跳变的这个周期的S3P1 期间，新的计数值出现在寄存器中。因为识别10的跳变需要2个机器周期（24个晶振周期），所以，最大的计数频率不高于晶振频率的1/24。为了确保给定的电平在改变前采样到一次，电平应该至少在一个完整的机器周期内保持不变。 自动重载当定时器2 工作于16 位自动重载模式，可对其编程实现向上计数或向下计数。这一功能可以通过特殊寄存器T2MOD（见表4）中的DCEN（向下计数允许位）来实现。通过复位，DCEN 被置为0，因此，定时器2 默认为向上计数。DCEN 设置后，定时器2就可以取决于T2EX向上、向下计数。 如图6 所示，DCEN=0 时，定时器2 自动计数。通过T2CON 中的EXEN 图 6 定时器2重载模式（DCEN=0）2 位可以选择两种方式。如果EXEN2=0，定时器2计数，计到0FFFFH后置位TF2溢出标志。计数溢出也使得定时器寄存器重新从RCAP2H 和RCAP2L 中加载16 位值。定时器工作于捕捉模式，RCAP2H和RCAP2L的值可以由软件预设。如果EXEN2=1，计数溢出或在外部T2EX（P1.1）引脚上的1到0的下跳变都会触发16位重载。这个跳变也置位EXF2中断标志位。T2EX 上的一个逻辑0 使得定时器2 向下计数。当TH2 和TL2 分别等于RCAP2H 和RCAP2L中的值的时候，计数器下溢。计数器下溢，置位TF2，并将0FFFFH加载到定时器存储器中。如图6所示，置位DCEN，允许定时器2向上或向下计数。在这种模式下，T2EX引脚控制着计数的方向。T2EX上的一个逻辑1使得定时器2向上计数。定时器计到0FFFFH溢出，并置位TF2。定时器的溢出也使得RCAP2H和RCAP2L中的16位值分别加载到定时器存储器TH2和TL2中。 定时器2上溢或下溢，外部中断标志位EXF2 被锁死。在这种工作模式下，EXF2不能触发中断。 表 4 T2MOD-定时器2控制寄存器 T2MOD 地址：0C9H 复位值：XXXXXX00B 不可位寻址 T2OEDCEN76543210符号功能无定义，预留扩展定时器2输出允许位置1后，定时器2可配置成向上/向下计数编辑本段中断源AT89S52 有6个中断源：两个外部中断（INT0 和INT1），三个定时中断（定时器0、1、2）和一个串行中断。这些中断如图10所示每个中断源都可以通过置位或清除特殊寄存器IE 中的相关中断允许控制位分别使得中断源有效或无效。IE还包括一个中断允许总控制位EA，它能一次禁止所有中断。 如表5所示，IE.6位是不可用的。对于AT89S52，IE.5位也是不能用的。用户软件不应给这些位写1。它们为AT89系列新产品预留。 定时器2可以被寄存器T2CON中的TF2和EXF2的或逻辑触发。程序进入中断服务后，这些标志位都可以由硬件清0。实际上，中断服务程序必须判定是否是TF2 或EXF2激活中断，标志位也必须由软件清0。 定时器0和定时器1标志位TF0 和TF1在计数溢出的那个周期的S5P2被置位。它们的值一直到下一个周期被电路捕捉下来。然而，定时器2 的标志位TF2 在计数溢出的那个周期的S2P2被置位，在同一个周期被电路捕捉下来。 表 4 中断允许控制寄存器（IE） （MSB） （LSB） EAET2ESET1EX1ET0EX0中断允许控制位=1，允许中断 中断允许控制位=0，禁止中断 符号位地址功能EAIE.7中断总允许控制位。EA=0，中断总禁止；EA=1，各中断由各自的控制位设定IE.6预留ET2IE.5定时器2中断允许控制位ESIE.4串行口中断允许控制位ET1IE.3定时器1中断允许控制位EX1IE.2外部中断1允许控制位ET0IE.1定时器0中断允许控制位EX0IE.0外部中断0允许控制位3)ATmega8 是ATMEL公司在2002年第一季度推出的一款新型AVR高档单片机。在AVR家族中，ATmega8是一种非常特殊的单片机，它的芯片内部集成了较大 容量的存储器和丰富强大的硬件接口电路，具备AVR高档单片机MEGE系列的全部性能和特点。但由于采用了小引脚封装（为DIP 28和TQFP/MLF32），所以其价格仅与低档单片机相当，再加上AVR单片机的系统内可编程特性，使得无需购买昂贵的仿真器和编程器也可进行单片机 嵌入式系统的设计和开发，同时也为单片机的初学者提供了非常方便和简捷的学习开发环境。 ATmega8的这些特点，使其成为一款具有极高性能价格比的单片机，深受广大单片机用户的喜爱，在产品应用市场上极具竞争力，被很多家用电器厂商和仪器仪表行业看中，从而使ATmega8迅速进入大批量的应用领域。 ATmega系列单片机属于AVR中的高档产品，它承袭了AT90所具有的特点，并在AT90（如 AT9058515、AT9058535）的基础上，增加了更多的接口功能，而且在省电性能。稳定性、抗干扰性以及灵活性方面考虑得更加周全和完善。 ATmega8 是一款采用低功耗CMOS工艺生产的基于AVR RISC结构的8位单片机。AVR单片机的核心是将32个工作寄存器和丰富的指令集联结在一起，所有的工作寄存器都与ALU（算术逻辑单元）直接相连，实 现了在一个时钟周期内执行的一条指令同时访问（读写）两个独立寄存器的操作。这种结构提高了代码效率，使得大部分指令的执行时间仅为一个时钟周期。因此， ATmega8可以达到接近1MIPS/MHz的性能，运行速度比普通CISC单片机高出10倍。 编辑本段主要特性内部特点： 高性能、低功耗的8位AVR微处理器。 先进的RISC 结构。 130 条指令 大多数指令执行时间为单个时钟周期。 32个8 位通用工作寄存器。 全静态工作。 工作于16 MHz 时性能高达16 MIPS。 只需两个时钟周期的硬件乘法器。 非易失性程序和数据存储器。 8K 字节的系统内可编程Flash。 擦写寿命：10,000 次。 具有独立锁定位的可选Boot代码区。 通过片上Boot 程序实现系统内编程。 真正的同时读写操作。 512字节的EEPROM。 1K字节的片内SRAM。 可以对锁定位进行编程以实现用户程序的加密 。 外设特点： 2个具有比较模式的带预分频器（ Separate Prescale）的 8位定时/计数器。 1个带预分频器（SeParat Prescale），具有比较和捕获模式的 16位定时/计数器。 1个具有独立振荡器的异步实时时钟（RTC）。 3个PWM通道，可实现任意16位、相位和频率可调的PWM脉宽调制输出。 8通道 A/D转换（TQFP、MLF封装），6路10位 A/D+2路8位A/D。 6通道 A/D转换（PDIP封装），4路10位A/D+2路8位A/D。 1个I2C的串行接口，支持主/从、收/发四种工作方式，支持自动总线仲裁。 1个可编程的串行USART接口，支持同步、异步以及多机通信自动地址识别。 1个支持主/从（Master/Slave）、收/发的SPI同步串行接口。 带片内RC振荡器的可编程看门狗定时器。 片内模拟比较器。 特殊的处理器特点 上电复位以及可编程的欠电压检测电路。 内部集成了可选择频率（l/2/4/8MHZ）、可校准的RC振荡器。 外部和内部的中断源18个。 5种睡眠模式: 五种睡眠模式：空闲模式（Idle）、ADC噪声抑制模式（ADC Noise Reduction）、 省电模式（Powersave）、掉电模式（Powerdown）、待命模式（Standby）。 I/O 和封装 最多23个可编程I/O口，可任意定义I/O的输入/输出方向；输出时为推挽输出，驱动能力强，可直接驱动LED等大电流负载：输入口可定义为三态输入，可以设定带内部上拉电阻，省去外接上拉电阻。 28脚PDIP封装，32脚TQFP封装和 32脚MLF封装。 工作电压 2.7 - 5.5V (ATmega8L) 4.5 - 5.5V (ATmega8) 速度等级 0 - 8 MHz (ATmega8L) 0 - 16 MHz (ATmega8) 4 Mhz 时功耗, 3V, 25C 工作模式: 3.6 mA 空闲模式: 1.0 mA 掉电模式: 0.5 A 特别注意： ATMEGA8是不带任何的仿真接口的，所以要对mega8仿真是需要接入仿真头，或者采用mega88来做前期的开发，批量生产时可将程序移植到mega8，程序中的寄存器名称需做修改。 编辑本段详细参数 ATmega8 参数ATmega8存储器Flash ROM8KBSRAM1024BEEPROM512BATmega8性能参数特性工作频率0-8MHz (ATmega8L)0-16MHz (ATmega8)工作电压2.7-5.5V (ATmega8L)4.5-5.5V (ATmega8)I/O口23个16位定时器 / 计数器18位定时器 / 计数器2PWM3RTCYESSPI1UART1TWIYES10位ADC6（DIP）8（TQFP / MLF）模拟比较器1WDT1（带独立片内振荡器）外部中断2睡眠模式5种硬件乘法器YES片内振荡器YES引脚电平中断/唤醒功能NO掉电检测YES上电复位YESATmega8封装与引脚数PDIP28PINQFP32PINQFN / MLF32PINATmega8编程与调试方式编程方式ISPIAPH/PV仿真方式仿真头接入，模拟式仿真4 ATmega8(L) 2486NAVR07/04 AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与算逻单元 (ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结 构大大提高了代码效率，并且具有比普通的CISC 微控制器最高至10 倍的数据吞吐率。 ATmega8 有如下特点:8K 字节的系统内可编程Flash( 具有同时读写的能力，即RWW)， 512 字节 EEPROM，1K 字节 SRAM，32 个通用I/O 口线，32 个通用工作寄存器，三个 具有比较模式的灵活的定时器/ 计数器(T/C), 片内/ 外中断，可编程串行USART，面向 字节的两线串行接口， 10 位6 路 (8 路为TQFP 与MLF 封装)ADC，具有片内振荡器的 可编程看门狗定时器，一个SPI 串行端口，以及五种可以通过软件进行选择的省电模式。 工作于空闲模式时CPU 停止工作，而SRAM、T/C、 SPI 端口以及中断系统继续工作； 掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作；在省 电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠 状态； ADC 噪声抑制模式时终止CPU 和除了异步定时器与ADC 以外所有I/O 模块的工 作，以降低ADC 转换时的开关噪声； Standby 模式下只有晶体或谐振振荡器运行，其余 功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力。 本芯片是以Atmel 高密度非易失性存储器技术生产的。片内ISP Flash 允许程序存储器通 过ISP 串行接口，或者通用编程器进行编程，也可以通过运行于AVR 内核之中的引导程 序进行编程。引导程序可以使用任意接口将应用程序下载到应用Flash存储区(Application Flash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续 运行，实现了RWW 操作。 通过将8 位RISC CPU 与系统内可编程的Flash 集成在一个 芯片内，ATmega8 成为一个功能强大的单片机，为许多嵌入式控制应用提供了灵活而低 成本的解决方案。 ATmega8 具有一整套的编程与系统开发工具，包括：C 语言编译器、宏汇编、 程序调试 器/ 软件仿真器、仿真器及评估板。 声明本数据手册的典型值来源于对器件的仿真，以及其他基于相同产生工艺的 AVR 微控制器 的标定特性。本器件经过特性化之后将给出实际的最大值和最小值。 5 ATmega8(L) 2486NAVR07/04 引脚说明 VCC 数字电路的电源。 GND 地。 端口B(PB7.PB0) XTAL1/XTAL2/TOSC1/TOSC2 端口B 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉 低时将输出电流。在复位过程中，即使系统时钟还未起振，端口B 处于高阻状态。 通过时钟选择熔丝位的设置， PB6 可作为反向振荡放大器或时钟操作电路的输入端。 通过时钟选择熔丝位的设置PB7 可作为反向振荡放大器的输出端。 若将片内标定RC 振荡器作为芯片时钟源，且ASSR 寄存器的AS2 位设置，PB7.6 作为 异步 T/C2 的TOSC2.1 输入端。 端口B 的其他功能见P 55“ 端口B 的第二功能” 及P 22“ 系统时钟及时钟选项” 。 端口C(PC5.PC0) 端口C 为7 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉 低时将输出电流。在复位过程中，即使系统时钟还未起振，端口C 处于高阻状态。 PC6/RESET 若RSTDISBL 熔丝位编程， PC6 作为I/O 引脚使用。注意PC6 的电气特性与端口C 的 其他引脚不同 若RSTDISBL 熔丝位未编程，PC6 作为复位输入引脚。持续时间超过最小门限时间的低 电平将引起系统复位。门限时间见P 35Table 15 。持续时间小于门限时间的脉冲不能保 证可靠复位。 端口C 的其他功能见后。 端口D(PD7.PD0) 端口D 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路 拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口D 处于高阻状态。 端口D 的其他功能见后。 RESET 复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。门限时间见 P 35Table 15 。持续时间小于门限时间的脉冲不能保证可靠复位。 30 ATmega8(L) 2486NAVR07/04 电源管理及睡眠模式睡眠模式可以使应用程序关闭MCU 中没有使用的模块，从而降低功耗。AVR 具有不同 的睡眠模式，允许用户根据自己的应用要求实施剪裁。 进入睡眠模式的条件是置位寄存器MCUCR 的SE，然后执行SLEEP 指令。具体哪一种 模式( 空闲模式、ADC 噪声抑制模式、掉电模式、省电模式及Standby 模式) 由MCUCR 的SM2、SM1 和SM0 决定，如Table 13 所示。使能的中断可以将进入睡眠模式的MCU 唤醒。经过启动时间，外加4 个时钟周期后， MCU 就可以运行中断例程了。然后返回到 SLEEP的下一条指令。唤醒时不会改变寄存器文件和SRAM的内容。如果在睡眠过程中发 生了复位，则MCU 唤醒后从中断向量开始执行。 注意，由于TOSC 与XTAL 共用同一引脚，对于许多AVR MCU 中有的扩展Standby 模 式在ATmega8 中已删除。 P 22Figure 10 介绍了ATmega8不同的时钟系统及其分布。此图在选择合适的睡眠模式时 非常有用。 MCU 控制寄存器 MCUCR MCU 控制寄存器包含了电源管理的控制位。 Bit 7 SE: 休眠使能 为了使MCU 在执行SLEEP 指令后进入休眠模式， SE 必须置位。为了确保进入休眠模 式是程序员的有意行为，建议仅在SLEEP 指令的前一条指令置位SE。MCU 一旦唤醒立 即清除SE。 Bits 6.4 SM2.0: 休眠模式选择位 2、1 和0 如 Table 13 所示，这些位用于选择具体的休眠模式。 Note: 1. 仅在使用外部晶体或谐振器时Standby 模式才可用。 Bit 7 6 5 4 3 2 1 0 SE SM2 SM1 SM0 ISC11 ISC10 ISC01 ISC00 MCUCR 读/ 写R/W R/W R/W R/W R/W R/W R/W R/W 初始值0 0 0 0 0 0 0 0 Table 13. 休眠模式选择 SM2 SM1 SM0 休眠模式 0 0 0 空闲模式 0 0 1 ADC 噪声抑制模式 0 1 0 掉电模式 0 1 1 省电模式 1 0 0 保留 1 0 1 保留 1 1 0 Standby(1) 模式 4) DAC0832的管脚图DAC0832的主要特性参数如下：* 分辨率为8位； * 电流稳定时间1us； * 可单缓冲、双缓冲或直接数字输入； * 只需在满量程下调整其线性度； * 单一电源供电（+5V+15V）； * 低功耗，20mW。 编辑本段DAC0832结构：* D0D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)； * ILE：数据锁存允许控制信号输入线，高电平有效； * CS：片选信号输入线（选通数据锁存器），低电平有效； * WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存； * XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效； * WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。 * IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化； * IOUT2：电流输出端2，其值与IOUT1值之和为一常数； * Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度； * Vcc：电源输入端，Vcc的范围为+5V+15V； * VREF：基准电压输入线，VREF的范围为-10V+10V； * AGND：模拟信号地 * DGND：数字信号地 编辑本段DAC0832的工作方式：根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式，DAC0832有三种工作方式：直通方式、单缓冲方式和双缓冲方式。 DAC0832引脚功能电路应用原理图DAC0832是采样频率为八位的D/A转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。所以这个芯片的应用很广泛,关于DAC0832应用的一些重要资料见下图： D/A转换结果采用电流形式输出。若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。运放的反馈电阻可通过RFB端引用片内固有电阻，也可外接。DAC0832逻辑输入满足TTL电平，可直接与TTL电路或微机电路连接。 dac0832应用电路图 dac0832应用电路图: DAC0832引脚功能说明： DI0DI7：数据输入线，TLL电平。 ILE：数据锁存允许控制信号输入线，高电平有效。 CS：片选信号输入线，低电平有效。 WR1：为输入寄存器的写选通信号。 XFER：数据传送控制信号输入线，低电平有效。 WR2：为DAC寄存器写选通输入线。 Iout1:电流输出线。当输入全为1时Iout1最大。 Iout2: 电流输出线。其值与Iout1之和为一常数。 Rfb:反馈信号输入线,芯片内部有反馈电阻. Vcc:电源输入线 (+5v+15v) Vref:基准电压输入线 (-10v+10v) AGND:模拟地,摸拟信号和基准电源的参考地. DGND:数字地,两种地线在基准电源处共地比较好. 采用ADC0809实现A/D转换。 （一）D/A转换器DAC0832DAC0832是采用CMOS工艺制成的单片直流输出型8位数/模转换器。如图4-82所示，它由倒T型R-2R电阻网络、模拟开关、运算放大器和参考电压VREF四大部分组成。运算放大器输出的模拟量V0为： 图4-82公式1由上式可见，输出的模拟量 与输入的数字量（ 公式） 成正比，这就实现了从数字量到模拟量的转换。 一个8位D/A转换器有8个输入端（其中每个输入端是8位二进制数的一位），有一个模拟输出端。输入可有28=256个不同的二进制组态，输出为256个电压之一，即输出电压不是整个电压范围内任意值，而只能是256个可能值。图4-83是DAC0832的逻辑框图和引脚排列。 图4-83 DAC0832的逻辑框图和引脚排列D0D7：数字信号输入端。 ILE：输入寄存器允许，高电平有效。 CS：片选信号，低电平有效。 WR1：写信号1，低电平有效。 XFER：传送控制信号，低电平有效。 WR2：写信号2，低电平有效。 IOUT1、IOUT2：DAC电流输出端。 Rfb：是集成在片内的外接运放的反馈电阻。 Vref：基准电压（-1010V）。 Vcc：是源电压（+5+15V）。 AGND：模拟地 NGND：数字地，可与AGND接在一起使用。 DAC0832输出的是电流，一般要求输出是电压，所以还必须经过一个外接的运算放大器转换成电压。 IN0IN7：8路模拟信号输入端。 A1、A2、A0 ：地址输入端。ALE地址锁存允许输入信号，在此脚施加正脉冲，上升沿有效，此时锁存地址码，从而选通相应的模拟信号通道，以便进行A/D转换。 START：启动信号输入端，应在此脚施加正脉冲，当上升沿到达时，内部逐次逼近寄存器复位，在下降沿到达后，开始A/D转换过程。 EOC：转换结束输出信号（转换接受标志），高电平有效。 OE：输入允许信号，高电平有效。 CLOCK(CP)：时钟信号输入端，外接时钟频率一般为640kHz。 Vcc：+5V单电源供电。 、 Vref(+),Vref(-)：基准电压的正极、负极。一般Vref(+)接+5V电源，Vref(-)接地。 D7D0：数字信号输出端。 由A2、A1、A0三地址输入端选通8路模拟信号中的任何一路进行A/D转换。 数/模（D/A）转换器 D/A转换器是接收数字量，输出一个与数字量相对应的电流或电压信号的模拟量接口。 D/A转换器被广泛用于计算机函数发生器、计算机图形显示以及与A/D转换器相配合的控制系统等。 D/A转换原理：数字量的值是由每一位的数字权叠加而得的。D/A转换器品种繁多，有权电阻DAC、变形权电阻DAC、T型电阻DAC、电容型DAC和权电流DAC等。为了掌握数/模转换原理，必须先了解运算放大器和电阻译码网络的工作原理和特点。 1. 运算放大器 运算放大器有三个特点： 开环放大倍数非常高，一般为几千，甚至可高达10万。在正常情况下，运算放大器所需要的输入电压非常小。 输入阻抗非常大。运算放大器工作时，输入端相当于一个很小的电压加在一个很大的输入阻抗上，所需要的输入电流也极小。 输出阻抗很小，所以，它的驱动能力非常大。 2.由电阻网络和运算放大器构成的D/A转换器 利用运算放大器各输入电流相加的原理，可以构成如图10.7所示的、由电阻网络和运算放大器组成的、最简单的4位D/A转换器。图中，V0是一个有足够精度的标准电源。运算放大器输入端的各支路对应待转换资料的D0，D1，Dn-1位。各输入支路中的开关由对应的数字元值控制，如果数字元为1，则对应的开关闭合；如果数字为0，则对应的开关断开。各输入支路中的电阻分别为R，2R，4R，这些电阻称为权电阻。 假设，输入端有4条支路。4条支路的开关从全部断开到全部闭合，运算放大器可以得到16种不同的电流输入。这就是说，通过电阻网络，可以把0000B1111B转换成大小不等的电流，从而可以在运算放大器的输出端得到相应大小不同的电压。如果数字0000B每次增1，一直变化到1111B，那么，在输出端就可得到一个0V0电压幅度的阶梯波形。 3.采用T型电阻网络的D/A转换器 从图10.7可以看出，在D/A转换中采用独立的权电阻网络，对于一个8位二进制数的D/A转换器，就需要R，2R，4R，128R共8个不等的电阻，最大电阻阻值是最小电阻阻值的128倍