数字电子技术测试十二.doc_第1页
数字电子技术测试十二.doc_第2页
数字电子技术测试十二.doc_第3页
数字电子技术测试十二.doc_第4页
数字电子技术测试十二.doc_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字电子技术试题库数字电子技术试题十二一、填空题(每题3分,共24分)1.(48)10=(_)16=(_)2。2.X=(-32)10,其一字节长的X反=_;X补=_。3.将(127)10编成( )8421BCD,( )余3码。4.F(A,B,C,D)=1,其最小项表达式F=m(_)。5.CMOS“或非”门,多余的不用输入端处理方法有:_。6.函数,其反函数=_;对偶式F*=_。7.TTL与非门的扇出系数是指 。8.RAM与ROM的区别是 。9.动态存储单元为不丢失信息,必须 。二、求F的最简“与非”表达式(每题7分,共14分)1.试简化函数(用代数法)2. (用卡诺图法)三、证明:(8分)如果,且则A=B。四、用PLA逻辑阵列实现全加器(要有设计全过程)(15分)五、已知维持一阻塞型D触发器的CP、RD、SD及D端的波形,试绘出其Q端波形。(8分)六、试绘出“1100”序列信号检测器的原始状态转换图及最简状态转换表。(15分)七、已知四位二进制同步计数器CT74161的功能表和逻辑表符号。(计数状态按自然二进制码转换,QD为最高位,依次为QC、QB、QA,QCC=TQDQCQBQA)。(16分) 1.利用R端构成M=5的计数器,写出态序表和逻辑电路连接图。2.分析下图所示电路的功能,M=?且写出态序表。八、试设计一个序列长度S=15的m序列脉冲产生器。数字电子技术试题十二答案一、填空题(每题3分,共24分)1. (30 )16、(110000 )2 2. X反=11011111;X补=11100000 3. (000100100111 )8421BCD,(010001011010 )余3码3. F=m(0,1,2,15) 5. 接地或与其它输入端相连 6. 反函数=;对偶式F*= 7. 能驱动同类与非门的个数8. RAM中的信息既可读出又可写入,掉电后信息便消失;而ROM中的信息只能读出,不能写入,信息可永久保存 9. 定期刷新二、求F的最简“与非”表达式(每题7分,共14分)1. 2. 三、证明:(5分)如果,且则A=B。解:利用真值表进行证明表1 真值表A B0 0000 1101 0011 100由表可看出,对应使,且的AB组合只有两种00和11,即A和B的取值相等。由此可证得:A=B四、用PLA逻辑阵列实现全加器(要有设计全过程)(14分)五、已知维持一阻塞型D触发器的CP、RD、SD及D端的波形,试绘出其Q端波形。(6分)六、试绘出“1100”序列信号检测器的原始状态转换图及最简状态转换表七、已知四位二进制同步计数器CT74161的功能表和逻辑表符号。(计数状态按自然二进制码转换,QD为最高位,依次为QC、QB、QA,QCC=TQDQCQBQA)。(16分) 表3 态序表CPQD QC QB QA00 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 10 0 0 02. 分析下图所示电路的功能,M=?且写出态序表。由表可看出该计数器是一个模M=8的计数器.表4 态序表CPQD QC QB QA00 0

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论