微机原理复习资料2014PT1.doc

一、填空题l 8086的ALE引脚的作用是_。锁存复用线上的地址l 在8086读存储器周期中，采样Ready线的目的是_。确定是否在T3周期后插入Tw周期l 8086在访问4个当前段时，代码段、数据段及堆栈段的偏移量分别由_、_ 和_提供。IP由寻址方式决定的16位偏移量SPl 微型计算机由_、_和_组成。微处理器存储器I/O接口电路l 在IBMPC/XT中，外设是通过_器件对CPU产生中断请求。这些中断的中断类型码为_。825908H0FHl 8086中的指令INT n用_指定中断类型。nl 一片8255A端口A有_种工作方式，端口B有_种工作方式。32l 串行异步接口在接收时是由_寄存器将串行数据转换成并行数据。在发送时，是由_寄存器将并行数据转换成串行数据。接收移位发送移位l 计算机硬件由_、_、存储器、输入设备和输出设备五大部件组成。运算器 控制器l 奇偶校验法只能发现_数个错，不能检查无错或_数个错。奇 偶l 八进制数37.4Q转换成二进制数为_。11111.1Bl 数x的真值-1011B，其8位2进制原码表示为_。10001011Bl 8086CPU芯片的结构特点是将_部件与_部件分开，目的是减少总线的空闲时间，提高指令执行速度。 执行 总线接口l 指令通常由_和_两部分组成。操作码 操作数l 要组成容量为4K*8位的存储器，需要_片4K*1位的静态RAM芯片并联，或者需要_片1K*8位的静态RAM芯片串联。8 4l 根据目前常用的存储介质可以将存储器分为_、_和光存储器三种。磁表面存储器 半导体存储器l 80386支撑的两种操作方式是_和_。实方式 保护方式ll 微机系统中的时序信号一般分成三级，分别是_、_和 _。时钟周期，总线周期，指令周期l 微型计算机中的总线主要包括_总线、_总线和_总线。数据，地址，控制l IF属于8086的_寄存器，该位为1表示_。标志，中断允许l 现要求将8253的计数器2设置为方式2，采用二进制计数，计数器初值设置为1035，则完成此要求的控制字是_，送往计数器2低字节的二进制值应为_，送往计数器2高字节的二进制值应为 _。B4H，0BH，04Hl 硬件中断可分为_和_两种。可屏蔽中断，非屏蔽中断l 如果将8255A的引脚A1、A0分别接系统地址总线的A1、A0，并设A口的I/O端口地址为100H，则该8255A的控制字端口地址为_。103Hl 某定时数据采集系统中，8位ADC的输入电压范围为05V，其转换结果存入单元BUF1。若(BUF1)=40H，则对应的输入电压是_。1.25Vl 设字长为八位，有x= -1，y=124，则有：x+y补=_， x-y 补=_；01111011 10000011l 在8086CPU中，由于BIU和EU分开，所以_和_ 可以重叠操作，提高了CPU的利用率；取指令 执行指令 l 8086的中断向量表位于内存的_区域，它可以容纳_个中断向量， 每一个向量占_ 个字节； 00000H003FFH区 256个 4个l 8086系统中，地址FFFF0H是_ 地址； CPU复位以后执行第一条指令的地址l 8086CPU的MN/MX引脚的作用是_；决定CPU工作在什么模式(最小/最大)l 8251芯片中设立了_、_ 和_三种出错标志；奇/偶错 帧格式错 溢出错l 8086CPU中典型总线周期由_个时钟周期组成，其中T1期间，CPU输出_信息；如有必要时，可以在_两个时钟周期之间插入1个或多个TW等待周期。4个 地址 T3和T4l 8259A共有_个可编程的寄存器，它们分别用于接受CPU送来的_命令字和_命令字。7个 初始化 操作l 为保证动态RAM的内容不消失，需要进行 操作。刷新 l 8位D/A转换器，若满量程电压为5V,分辨率所对应的电压为 mV。当输入的数字量为 H时，转换后输出电压为3.5V。19.5mv, B3H l DAC0832的三种工作方式为 、 、 。 双缓冲方式，单缓冲方式，直通方式 l 若8253定时器0的时钟脉冲为1MHz，在二进制计数时的最大定时时间为 ms，此时计数器的初值应置为 。65.536，0 l 8086/8088CPU由 和 两部分组成， 8086CPU与8088CPU的主要区别是 和 。 EU,BIU，区别：外部数据总线8086是16位，8088是8位 BIU指令队列8086是6字节，8088是4字节ll 若一个数据块在内存中的起始地址为9E40H：C52AH，则这个数据块的起始地址的物理地址为 。AA92AHl 设堆栈指针(SP)=6318H，此时若将AX、BX、CX、DX依次推入堆栈后，(SP)= 。6310Hl 某8086微处理器系统中设计了一个存储为16KB的SRAM存储器模块，如果该存储器模块的起始地址为80000H，则该存储器模块的末地址为 。若用于该存储器模块片选译码的地址信号线为A17、A18、A19，则该模块片选信号CS的逻辑表达式为：CS= 。83FFFH, A19*A18*A17=100l INT80H指令的中断向量存放在 ： 中。0000H,0200Hl INTA是8086CPU对8259中断控制器的中断响应信号，INTA包含两个负脉冲，对于8259来说，这两个负脉冲的含义是 、 。第一个负脉冲到达时，8259A使当前中断服务寄存器ISR中的相应位置1; 第二个负脉冲到达时，8259A将中断类型码送到数据总线的D7D0，CPU将此作为中断类型码。l 要使8086CPU复位，要求RESET引脚至少维持 个时钟周期的高电平，才有效。当复位信号RESET变为低电平启动时，8086CPU开始执行程序的存储单元的物理地址为 。4, FFFF0Hl 欲使8086CPU工作在最小模式，其引脚MN/MX应接+5V或接地？答案是 。应接+5Vl 最小模式下8086CPU的READY引脚和HLDA引脚分别是输入或是输出引脚？答案是 。READY引脚是输入, HLDA引脚输出引脚l 若用2164的动态RAM芯片（64K1位）组成128KB的存储器系统，需要多少片2164芯片。答案是 。16l 采用串行异步通信时，波特率为9600bps，8位数据位，无奇偶校验，1位停止位，那么连续传输9600个ASCII码字符，至少需要 秒。10l 伪指令ASSUME的作用是 。指示段地址与段寄存器的关系l 8086向偶地址存储单元0送一个字节数据时, 须执行一个总线周期, 在第一个T状态中, ALE为 , A0为 ,WR为 。 1、0、0l 某时刻8259A的IRR内容是06H，说明 。某时刻8259A的ISR内容是08H，说明 。若要屏蔽IR3和IR5上的中断请求输入,则屏蔽字应为 。IR1、IR2有申请、IR3正在服务中、00101000Bl 8086硬件中断申请输入信号引脚有 个。2l 用3片8259A中断控制器组成2级主从式中断控制系统，最多可以管理的中断源为 级。22l 设当前的SP=0FFFH，执行PUSHF指令后，SP= H。 0FFDHl 8086 、80286、80386、80486允许的中断最多 个。256l 8253每个通道有 种工作方式可供选择。8253的CLK0接2MHZ的时钟，欲使OUT0产生频率为200HZ的方波信号，则8253的计数初值应为 ，应选用的工作方式是 。方式控制字为 。6，10000，3，00110110Bl 若DS的内容设定为9000H，则当前数据段可寻址的存储空间的范围 _ _。 90000H-9FFFFHl 在8086 中，逻辑地址是由_ _和_ _构成。段基址 偏移量l 在CPU 中，指令寄存器IR 的作用是 _，程序计数器的作用是 _ _，标志寄存器的作用是 _。存放当前执行的指令 存放后继指令的地址 保存系统的状态l 在计算机中，数值数据通常用_ _来表示，字符信息编码通常用_ _来表示。二进制 ASCII码l 堆栈是一种按_ _存取顺序进行存取的存储结构。后进先出（LIFO）l 已知12H号中断处理程序放在存储器从3344:5678H开始的地方，则从内存 _ _开始的连续四个单元中存放着中断向量，依次为 _、 _、 _、 _ _。 48H 78H、56H、44H、33Hl 可编程中断控制器8259A中，用来存放由外部输入中断请求信号的寄存器是 _ _；用来记录正在处理的中断请求的寄存器是 _；用来存放对各级中断请求屏蔽信息的寄存器是 _。IRR ISR IMRl 8255A中，可使用的控制字有 _ _控制字和 _ _控制字。工作方式 置位复位l 8253可编程计数/定时控制器具有 个独立的通道，各通道可有 _ 种可供选择的工作方式。3 6l 若8251A接收数据缓冲器的端口地址为3FBH，则数据发送缓冲器的地址为 _ _ 。3FBHl 对I/O端口的编址一般有 方式和 方式。 PC机采用的是 方式。I/O单独编址 存储器统一编址 I/O单独编址l 在PC系列微机中，I/O指令采用直接寻址方式的I/O端口有 256 个。采用DX间接寻址方式可寻址的I/O端口有 64K 个。l CPU在执行 OUT DX，AL指令时， DX 寄存器的内容送到地址总线上，AL 寄存器的内容送到数据总线上。l 当CPU执行IN AL，DX指令时，M/ 引脚为 低 电平，为 低 电平，为 高 。l 计算机与外界交换信息称为通信，通信有两种基本的方式：串行通信 和 并行通信 。l 串行通信中，按照数据在通信线路上的传输方向可分为 单工 、半双工 、全双工 三种基本传输模式。l 串行异步 通信常采用奇偶校验。l 串行通信规程按通信方式分为 同步 和 异步 两大类。l 串行异步通信的起始位为 低 电平，有 1 位。l 8251A的方式选择控制字在 复位 之后写入。l ADC启动转换的方式有 和 两种。脉冲信号启动 电平信号启动l ADC0809的模拟输入引脚有 根，数字输出引脚有 根。 8 8l 被检测的模拟信号必须经 转换变成 量才能送计算机处理A/D 数字量二、选择题l 8位定点原码整数10100011B的真值为（B ）。A.+0100011B B.-0100011B C.+1011101B D.-1011101Bl 某数在计算机中用8421BCD码表示为0011 1001 1000，其真值为（ A）。A.398 B.398H C.1630Q D.1110011000Bl 下列逻辑部件中，（C ）不包括在运算器内。A.累加器 B.状态条件寄存器 C.指令寄存器 D.ALUl 在ROM存储器中必须有（ C）电路。A.数据写入 B.再生 C.地址译码 D.刷新l 在多级存储体系中，“cache主存”结构的作用是解决（D ）的问题。A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配l 计算机经历了从器件角度划分的四代发展历程，但从系统结构来看，至今为止绝大多数计算机仍是（ D）式计算机。A.实时处理 B.智能化 C.并行 D.冯诺依曼l 计算机系统总线中，可用于传送读、写信号的是 （C ） A、地址总线 B、数据总线 C、控制总线 D、以上都不对 l 若寄存器A、B、C、D的内容分别为18，19，20，21时，依次执行PUSH A，PUSH B，POP C，POP D后，寄存器C的内容为 （ B ） A、18 B、19 C、20 D、21 l CPU执行算术运算指令不会影响的标志位是 （ D ） A、溢出标志 B、符号标志 C、零标志 D、方向标志 l 下列8086指令中，对AX的结果与其他三条指令不同的是 （ D ） A、MOV AX，0 B、XOR AX，AX C、SUB AX，AX D、OR AX，0 l 若256K位（bit）的SRAM芯片具有8条数据线，则它具有的地址线条数为（ B ） A、14 B、15 C、17 D、18 l 有关RS-232C技术，下列说法中错误的是 （C ） A.可用于连接两台PC机，进行数据传输。 B.属于DTE与DCE之间的接口标准。 C.为并行式传送。 D.为串行式传送。 l 为改善高速的CPU与主存存取速度的不平衡，可采用 （ B ） A、虚拟存储器（Virtual Memory） B、高速缓存(Cache) C、辅助(Auxiliary)存储器 D、以上都不行 l 8086/8088 CPU的内部结构由 C 组成。 A. ALU、EU、BIU B. 寄存器组、ALU C. EU、BIU D. ALU、BIU、地址加法器l 8086/8088 CPU构成系统的两种组态，与之有关的控制信号是 B 。 A. S0、S1、S3 B. MN/MX C. TEST D. QS0，QS1l 在不考虑段超越情况下，8086/8088中DI寄存器给出的偏移地址位于_B_。 A. DS或SS段 B. DS或ES段 C. DS或CS段 D. 仅DS段 l 在8086/8088微机系统中，堆栈与堆栈指针SP的正确位置是_D _。 A. 堆栈在CPU中，SP也在CPU中 B. 堆栈在ROM中，SP在CPU中 C. 堆栈在CPU中，SP在RAM中 D. 堆栈在RAM中，SP在CPU中l 80X86 CPU可以访问的I/O地址空间共有_C1_，使用的地址信号线为_B2_，CPU执行OUT输出指令时，向相应的I/O接口芯片产生的有效控制信号是_D3_。A1. 256 B1. 1K C1. 64K D1. 128KA2. A7A0 B2. A15A0 C2. A15A1 D2. A19A0A3. RD低电平，WR三态，M/IO低电平 B3. RD三态，WR低电平，M/IO高电平C3.RD低电平，WR高电平，M/IO高电平 D3.RD高电平,WR低电平，M/IO高电平l 8086/8088中断系统可处理_B1_个中断源，中断类型码的范围为_A2_, 中断向量设置在内存_A3_, 优先权最高、最低的中断分别是_A4_。 A1. 255 B1. 256 C1. 128 D1. 1024 A2. 0255 B2. 1255 C2. 0127 D2. 01023 A3. 00000H003FFH B3. 00400H007FFH C3. FFFFFHFF800H A4. 除法出错, 单步 B4. NMI, 单步 C4. NMI, INTR D4. 除法出错, INTRl 当8253定时器0的时钟脉冲为1MHZ时，其二进制计数时的最大定时时间为 B1 ，这时写入定时器的初值为 A2 。A1. 65.535ms B1. 65.536ms C1. 131.71ms D1. 131.72msA2. 0000H B2. FFFFH C2. 0001H D2. FFFEHl 8255工作于中断方式传送数据时，可供使用的8位数据端口个数有_B 。 A.1 B.2 C. 3 D. 4l 设异步串行通信时，每个字符对应1个起始位，7个信息位，1个奇/偶校验位和2个停止位，每秒传送这样字符240个，其波特率为_B_ b/s。 A . 2400 B. 2640 C. 1200 D. 1920l 在汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是_B_。 A.汇编指令 B.伪指令 C.机器指令 D.宏指令l 汇编语言源程序经汇编后，可直接生成_B_。 A. .OBJ及.ASM文件 B. .OBJ及.LST文件 C. .LST及.ASM文件 D. .OBJ 、.LST及.ASM文件l 下列数中最大的数是（ C ）。 A. (10000011)2 B. (10010101)BCD C. (92)16 D. (101)10l 已知DS2000H，SS1500H，BP0200H，传送指令MOV AX，BP+5源操作数的寻址方式是（ C ），物理地址是（ A ）。 A寄存器寻址 B. 寄存器间接寻址 C. 基址寻址 D. 直接寻址 A15205H B. 20205H C. 17005H D. 22005Hl 下列指令中合法的指令是（ B ）和（ G ）。 AMOV CL， SI B. PUSH CX C. MOV BX+DI，ADRY D. MOV SS，1500H E. IN AX，120H F. MOV BX，5 G. MOV DSPSI，DS H. MOV BP+BX+4，AL 其中：ADRY、DSP为变量l 总线周期的T1状态下，数据/地址线上是（ B ）信息，用（ D ）信号将此信息锁存起来。 A数据 B. 地址 C. 控制 D. 状态 A B. C. MN/ D. ALEl 为了解决CPU与外部设备工作速度的不一致，在I/O接口电路中，输入必须有（ B ），输出必须有（ A ）。 A锁存器 B. 缓冲器 C. 译码器 D. 控制器l 在串行接口中，RS-232-C的逻辑“1”电平为（ C ）。 A0 5V B. +3V+15V C. 3V-15V D. 1.5V5Vl 在异步串行通信中，相邻两帧数据的间隔是（ B ）。 A0 B. 任意的 C. 确定的 D. 与波特率有关l 一个SRAM芯片，有14条地址线和8条数据线，则该芯片最多能存储ASCII码字符的个数是（ A ）。A16384 B. 32768 C. 256 D. 14l 下述产生片选信号的方法中，被选中芯片不具有唯一确定地址的是 （ A ）。 A线选法或部分译码 B. 仅部分译码 C. 仅线选法 D. 全译码l 中断类型码为40H的中断服务程序入口地址存放在中断向量表中的起始地址是（ C ）。 ADS:0040H B. DS:0100H C. 0000H:0100H D. 0000H:0040Hl 8086/8088响应不可屏蔽中断时，其中断类型码是（ A ）。 A由CPU自动产生 B. 从外设取得 C. 由指令INT给出 D. 由中断控制器提供l CPU响应INTR引脚上的中断请求的条件之一是（ B ） 。 AIF=0 B. IF=1 C. TF=0 D.TF=1l 8086/8088进行外设访问的地址空间为（ C ）。A. 00HFFH B. 0000H03FFHC. 0000HFFFFH D. 00000HFFFFFHl 在8255可编程并行接口芯片中，可用于双向选通I/O方式（即方式2）的端口为（ A ）。A. PA口 B. PB口 C. PC口 D. PA和PBl 可用紫外线擦除的存储器是（ B ）。A. E2PROM B. EPROM C. RAM D. FLASHl 对于掉电，8086/8088是通过（ D ）来处理的。A. 软件中断 B. DMA 请求 C. 可屏蔽中断 D. 非屏蔽中断l 最小模式下8086CPU在执行指令MOV AL，SI期间，8086的下面哪些引脚为低电平？答案是（ ）。C和DA、M/IO B、WR C、RD D、DT/ Rl 下列指令中,有语法错误的指令是（_）。D A. MOV AX,BXSI B. LEA DI,2000H C. OUT DX,AL D. SHL BX,2l 8086CPU的硬件中断引脚有几个（ B ）? A). 1个 B). 2个 C). 3个 D) .4个l 8086CPU地址线与数据线分别为多少条（ C ）? A). 8条,16条 B). 8条,20条 C).20条,16条 D).16条,20条l 下列指令语法有错的是（ C ） A). MOV AX,1000H B) .MOV AX,BX C). MOV AX,1000H D) .MOV AX,1000H l 下列指令中隐含使用寄存器SI的是（ B ） A) .HLT B). CMPSB C). XLAT D).NOT l 下列指令中,不影响进位的指令是（ C ）A). ADD AX,BX B). MUL BL C). INC BX D).SUB AL,BH l 假设V1和V2是用DW定义的变量，下列指令中正确的是：（ A ） A）.MOV V1,20H B）.MOV V1，V2 C）.MOV AL,V1 D）.MOV 2000H，V2l 现行PC机中主要的系统总线是：（ D ） A). ISA总线 B) .PCI和ISA总线 C). EISA总线 D) .PCI总线l 执行PUSH AX指令后,堆栈指针SP的内容: （ B ）A) .减1 B). 减2 C) .加1 D) .加2 l PC机所使用的标准键盘向主机发送的代码是（ A ） A) .ASCII码 B) .扫描码 C).BCD码 D). 格雷码l 8086CPU的地址总线有（ C ）位。 A).8 B).16 C).20 D).24l 在机器数（ A ）中，零的表示形式是唯一的。 A).补码 B).原码 C).补码和反码 D).原码和反码l 8086CPU中断号为8的中断矢量存放在（ C ）。 A).0FFFFH：0008H B).0000H：0008H C).0000H：0020H D).0020H：0000Hl PSW中表示符号的位是（ D ）。 A、CF B、OF C、AF D、SFl 逻辑地址1000：2000对应的物理地址为（ B ）。 A、1200H B、12000H C、2100H D、21000Hl 下面哪个寄存器使用时的默认段寄存器为SS（ C ）。 A、AX B、BX C、SP D、SIl 有符号字节数+32，可表示为（ B ）。 A、32H B、20H C、0B2H D、0AEHl 若BL=20H，BH=32H，则BX=（ D ）。 A、20H B、32H C、2032H D、3220Hl 某微机具有16MB的内存空间，其CPU的地址总线应有（ D ）条。 A、26 B、20 C、28 D、24l 当RESET信号进入高电平状态时，将使8086的（ D ）寄存器初始化为0FFFFH。 A、SS B、DS C、ES D、CSl 8086CPU与慢速设备之间进行数据传输，为了使传送速度匹配，有时需要在（ C ）状态之间插入若干等待周期TW。 A、T1和T2 B、T2和T3 C、T3和T4 D、随机l 8086系统中，可以有（ D ）个段地址。 A、16 B、64 C、16K D、64Kl 若CX=3，AX=1，执行完SHL AX，CL指令后，AX=（ D ）。 A、1 B、2 C、4 D、8l 用段基值及偏移量来指明内存单元地址的方式称为（ C ）。 A、有效地址 B、物理地址 C、逻辑地址 D、相对地址l 10100101 01011010 =（ A ）。 A、00000000 B、11111111 C、00001111 D、11110000l 采用2的补码形式时，一个字节能表达的有符号整数为（ A ）。 A、-128 , +127 B、-127 , +127 C、-127 , 128 D、-128，+128l 已知变量VAR为字型，则TYPE VAR=（ B ）。 A、1 B、2 C、3 D、4l （ B ）指向的内存单元的值被CPU做为指令执行。 A、DS：SI B、CS：IP C、SS：SP D、ES：DIl 8086中（ D ）的源操作数和目的操作数可同时为存储器数。 A、数据传送指令 B、算术、逻辑运算指令 C、控制转移指令 D、串操作指令l 已知物理地址为0FFFF0H，且段内偏移量为0B800H，若对应的段基地址放在DS中，则DS=（ B ）。 A、0FFFFH B、0F47FH C、2032H D、0F000Hl CPU和输入/输出设备之间传送的信息类型有( C )。A地址信息和数据信息 B模拟量和数字量C控制信息，状态信息和数据信息 DA和Bl 8086CPU工作在总线请求方式时，会让出 D 。 A）地址总线 B）数据总线 C）地址和数据总线 D）地址、数据和控制总线l 8086CPU在执行 IN AL，DX指令时， DX寄存器的内容输出到 A 上。 A）地址总线 B）数据总线 C)存储器 D)寄存器 l 假如某异步串行通信中传送一个字符，它包括1个起始位，7个数据位，1个偶校验位，1个停止位，如果传送速率为1200波特，则每秒所能传送的字符个数是 B 。 A）100 B）120 C）2400 D）300l 异步方式下，方式指令字的D1D0为01，若收发的时钟 TXC、RXC为4800HZ，则输入、输出数据速率为 B 波特。 A）300 B）4800 C）2400 D）3000l 8251A芯片复位后首先写入的应是 A 。 A）方式指令字 B）状态字 C）命令指令字 D）同步字符l 当方式指令字的D1D0=10，TXC、RXC的频率为19.2KHZ， 则相应产生的异步数据率为 B 波特。 A）2400 B）1200 C）4500 D）3600l 下面 D 的内容不是8251方式指令字的内容。 A）字符长度为7位 B）停止位位数为2位 C）波特率因子为16 D）出错标志复位l ADC0809启动A/D转换的方式是 D 。 A）正电平 B）负电平 C）负脉冲 D）正脉冲l 2ADC0809的输出 B 。 A）具有三态缓冲器，但不可控 B）具有可控的三态缓冲器 C）没有三态 缓冲器 D）没有缓冲锁存l 3ADC0809可以用 C 引线经中断逻辑向CPU申请中断。 A）OE B）START C）EOC D）ALEl DAC0832有 B D 工作方式。 A）单缓冲 B）双缓冲 C）多级缓冲 D）直通l 2ADC0809与微机系统相连接，可采用的数据传输方式有 。 A）无条件传输 B）查询传输 C）中断传输 D）DMA传输三、判断题l 8088的Ready信号是由外部硬件产生的。（T）l 及HOLD、HLDA信号是与系统中其它总线主设备有关的信号。（T）l 8088的信号可用作中断矢量的读选通信号。（T）l 8088 的数据可以存放在几个不连续的段中。（T）l 8088 中，取指令和执行指令可以重叠操作。（T）l 8088 的可屏蔽中断的优先权高于非屏蔽中断。（F）l 多个外设可以通过一条中断请求线，向CPU发中断请求。（T）l 8253 的每个计数器只能按二进制计数。（F）l 8253的计数器只是对机器的CLK脉冲计数。（F）l 8255A中端口A使用的是INTR，及等线是端口C的线。（T）l RS232C接口是常用的串行通信接口，这个接口可用地址总线寻址。（F）l 串行异步接口的双向工作方式指的是在串行接口上可同时发送和接收串行数据。（T）l EPROM 虽然是只读存储器，但在编程时可向内部写入数据。（T）l 中断服务程序可放在用户可用的内存的任何区域。（T）l 4K1位和1K4位的RAM芯片存储容量相同，它们可互换使用 （F ） l 存储系统中的高速缓冲存储器（Cache）通常容量较小，因而每位价格比主存要低。（ F） l 直接寻址是在指令中直接给出操作数的有效地址，因而采用这种寻址方式时，CPU不需访问存储器即可得到操作数。 （F ） l 当中断控制器8259A设定为中断自动结束（AEOI=1）时，程序设计者无须在中断服务程序结束时向8259A发出EOI命令。 （T ） l 8255A的“端口C置1/置0控制字”应被写入其控制口中。 （ T） l 指令“ADD AX，BX+2000H”是一条不带进位的加法指令，因此该指令执行后进位标志位CF将不受影响。 （F ） l DMA控制器在采用“单字节传输方式”时比“块传输方式”数据传输率要高（F ）l 8253的计数器在不同的工作方式中，计数到0时，都会从OUT 输出一个相同的信号。 （ F ）l CPU寻址外设时，存贮器对应的I/O方式是把一个外设端口作为一个存贮单元来看待。 （ T ）l 用软件确定中断优先权时，只要改变查询的顺序，即可以改变中断的优先权。 （ T ）l 在8259A级连系统中，作为主片的8259A的某些IR引脚连接从片，同时也可以在另一些IR引脚上直接连接外设的中断请求信号端。（ T ）l 最大模式下8086CPU对8259的中断响应信号INTA由总线控制器8288产生。这句话对吗？答案是（T ）l 8086CPU输出的BHE信号需经锁存器与存储器连接。这句话对吗？答案是（F ）。l 8086CPU输出的地址信号可直接与存储器连接。这句话对吗？答案是（F ）。l 定时/计数器8253是通过对脉冲的加法计数实现定时。这句话对吗？答案是（ F）。l 所有PC机具有相同的机器指令。 ( F )l CPU至少包含一个处理器。( T )l 微机主存储器的基本编址单元的长度为8位。( T )l 8086复位后，CPU从FFFFH：0000H处开始执行指令。（ T ）l 8086CPU寄存器中,负责与I/O接口交换数据的寄存器是DX。( F )l 由逻辑地址可以唯一确定物理地址,因此,映射到该物理地址的逻辑地址是唯一的。( F )l 伪指令是指示性语句,不产生机器目标代码。( T )l 8086CPU的每一个总线周期都由4个T状态组成。( F )l 堆栈是以先进后出方式工作的存储空间。( T )l 8086CPU由总线接口部件与执行部件组成。( T )l 立即数通常存放在代码段中。( T )l 间接寻址不能同时用于目的和源操作数。( T )l 指令AND AL，0 和指令MOV AL，0执行后的结果完全一样。( F )l 字符串操作指令可以使用重复前缀来实现块操作。( T )l NOP指令不使CPU执行任何操作，因此执行它不需要任何时间。( F )四、简答题l 解释逻辑地址、偏移地址、有效地址、物理地址的含义，8086存储器的物理地址是如何形成的？怎样进行计算？【解答】逻辑地址：表示为段地址：偏移地址，书写程序时用到，一个存储单元可对应出多个逻辑地址；偏移地址：是某一存储单元距离所在逻辑段的开始地址的字节个数。有效地址：是指令中计算出的要访问的存储单元的偏移地址。物理地址：是CPU访问存储器时用到的20位地址，是存储单元的唯一的编号。物理地址计算公式：物理地址 = 段地址10H有效地址（或偏移地址）l 什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？【解答】8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包括T1、T2、T3、T4状态4个时钟周期。在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY信号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态TW，用来进行必要的时间补偿。在BIU不执行任何操作的两个总线周期之间会出现空闲状态TI。l 常用的存储器地址译码方式有哪几种？各自的特点是什么？【解答】线选译码：连接简单，无须专门的译码电路；缺点是地址不连续，CPU寻址能力的利用率太低，会造成大量的地址空间浪费。全译码：将低位地址总线直接连至各芯片的地址线，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。可以提供对全部存储空间的寻址能力。部分译码：该方法只对部分高位地址总线进行译码，以产生片选信号，剩余高位线可空闲或直接用作其它存储芯片的片选控制信号。l I/O端口的编址方式有哪几种？各有何特点？【解答】I/O端口有统一编址和I/O独立编址2种方式。统一编址方式是将I/O端口与内存单元统一起来进行编号，即将I/O端口看作存储器单元，每个端口占用一个存储单元地址。该方式主要优点是不需要专门的I/O指令，对I/O端口操作的指令类型多；缺点是端口要占用部分存储器的地址空间，不容易区分是访问存储器还是外部设备。I/O独立编址的端口单独构成I/O地址空间，不占用存储器地址。优点是地址空间独立，控制电路和地址译码电路简单，采用专用的I/O指令，使得端口操作的指令在形式上与存储器操作指令有明显区别，程序容易阅读；缺点是指令类别少，一般只能进行传送操作。l 什么是中断向量？它是如何装入中断向量表的？中断向量是中断服务程序的入口地址，一个中断向量由4个字节组成，它包括中断服务程序的段首址和偏移地址。中断向量并非常驻内存，而是由程序装入中断向量表中的。系统配置和使用的中断所对应的中断向量由系统软件负责装入；系统若未配置系统软件（如单板机系统），或用户自定义的中断向量，由用户自行装入。l 什么是中断类型号？它的作用是什么？中断类型号是系统为每一个中断源分配的代号，它是8位的，与系统的中断源一一对应。中断类型号负责引导CPU找到中断服务程序的入口点。通过中断类型号查中断向量表可得到中断向量（中断服务程序入口地址），其中：物理地址为4*n的单元是中断服务程序入口