数字电子技术试卷.doc

数字电子技术试卷A一、单项选择题（在每小题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。每小题2分，共20分。）题号 1 2 3 4 5 6 7 8 910答案 (1) 利用异步预置数端构成N进制加法计数器，若预置数据为0，则应将（ ）所对应的状态译码后驱动控制端。 A、N B、N-1 C、 N+1 (2) 一个16选1的数据选择器，其地址输入（选择控制输入）端有（ ）个。A.1 B.2 C.4 D.16 (3) 在下列逻辑电路中，不是组合逻辑电路的有（ ）。A.译码器 B.编码器 C.全加器 D.寄存器(4) 已知被转换的上限频率为10kHZ，则A/D转换器的采样频率应高于（ ）。完成1次转换所用时间应小于（ ）。A、40 kHZ，50s B、20 kHZ，60sC、20 kHZ，50sD、40 kHZ，80s(5)已知某计算机的内存设置有32根地址线，16位并行输入/输出数据线，则它的最大存储量是（ ）位A3216 B23216 C21616 D21632(6) 4位倒T型电阻网络DAC的电阻网络的电阻取值有（ ）种。A.1 B.2 C.4 D.8(7) 只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变 B.全部为0 C.不可预料 D.保持不变(8) 单稳态触发器具有（ ）功能。 A、 计数 B、定时、延时 C、整形 D、定时、延时、整形 (9) CMOS门电路的扇出系数比TTL门电路()。A小得多B小C大得多(10) .逻辑式，化简后为()。ABC 二、判断题(5小题, 每小题2分，共10分)(1) 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ ） (2)组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）(3)采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（ ）(4) 施密特触发器有两个稳态。（ ） (5)用2片容量为16K8的RAM构成容量为32K8的RAM是位扩展。（ ）三、填空题(5小题, 每小题2分，共10分)(1)已知函数的对偶式为+，则它的原函数为（ ）。(2)为了实现高的频率稳定度，常采用（ ）振荡器；单稳态触发器受到外触发时进入（ ）态。(3) 二进制数（101011011）等值的十进制数是（ ）。(4)在下列门电路中，输出端不可以并联使用的是（ ）。 A、具有推挽输出结构的TTL门电路 B、集电极开路门（OC门） C、三态门 D、CMOS传输门(5) .逻辑电路如图所示，EN为控制端，若C=1，则F为()。 四、计算、分析题(共30分)1、图所示为由CMOS门构成的电路和输入波形图。(5分)（1）写出当C=0时Q的表达式。（2）写出当C=1时Q的表达式。 2、D/A转换器，其最小分辨电压VLSB=4mV，最大满刻度输出电压Vom=10V，求该转换器输入二进制数字量的位数。(5分)3、 已知逻辑电路图和的波形如图所示，试列出状态方程，画出输出，的波形。(设，的初始状态均为“0”)。(10分)4、试分析图的计数器在M=1和M=0时各为几进制，画出状态转换图。74LS160的功能表如下。(10分)五、设计题(共30分)1、有一水箱由大、小两台泵ML和MS供水，如图所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试设计一个控制两台水泵的逻辑电路 (10分) 。要求 1.）列出真值表；2.）用门电路实现，要求电路尽量简单；3.）用ROM实现，画出点阵图。2、用JK触发器设计一个同步五进制加法计数器。要求写出全部设计过程，并验证自启动。(10分)3、下图是由8选一多路数据选择器和同步4位二进