3篇3章习题解答.pdf

99 第三篇第三篇第第 3 3 3 3 章习题章习题 题题 3 3 13 3 13 3 13 3 1 用真值表证明下列等式 1 CABABCA 2 ACCBBAACCBBA 解 1 ABCBCA BCA BA C A B A C 00000000 00100010 01000100 01111111 10001111 10101111 11001111 11111111 由表可见等式成立 2 A B CBACBCA CACBBA BACB CA CACBBA 0 0000000000 0 0100110101 0 1001011001 0 1100111001 1 0010010011 1 0110010101 1 1001010011 1 1100000000 由表可见等式成立 100 题题 3 3 23 3 23 3 23 3 2 求下列函数的对偶式和反函数式 1 DCBADCAB 2 CBADDCBA 解 1 其对偶式为 DCABDACB 反函数式为 DCBADCAB 2 对偶式为 CBDADCAB 反函数式为 CBDADCBA 题题 3 3 33 3 33 3 33 3 3 试证明下列异或等式成立 1 CBACBACBA 2 BAABBA 解 1 将式子直接展开证明 CBACABCBABCACBAABCBABACBAABCBA CBAABCBA CABCBACBABCACBCBACBBCACBBCACBA 从上可见等式相等 2 等式左边 BABABAABABBAABBAABBA 可见等式相等 题题 3 3 43 3 43 3 43 3 4 试从题 3 3 4 真值表写出 L 的逻辑函数表达式 题表题表 3 3 43 3 43 3 43 3 4 ABCLABCL 00001001 00111010 101 01011100 01101111 解 只要将真值表中 结果 L 为 1 的输入变量的与项找出来 然后相 或即成表达式 所以有 CBACBACBACBAfL 题题 3 3 53 3 53 3 53 3 5 已知逻辑电路图如图题 3 3 53 3 53 3 53 3 5 所示 试写出它的输出逻辑表达 式 并列出真值表 图题图题3 3 53 3 53 3 53 3 5 解 表达式为 BABABABABABABAfL 真值表为 A A A AB B B B BABABABA 0 0 0 00 0 0 00 0 0 00 0 0 00 0 0 0 0 0 0 01 1 1 11 1 1 10 0 0 01 1 1 1 1 1 1 10 0 0 00 0 0 01 1 1 11 1 1 1 1 1 1 11 1 1 10 0 0 00 0 0 00 0 0 0 题题 3 3 63 3 63 3 63 3 6 用代数法将下列函数化简成为最简 与 或 表达式 1 CDBACDBCDA 102 2 EFBEFBABDCAABDAAD 3 DACBADACBA 4 EDEDCCBBCBA 5 ABCAB 6 CBBCCBAABCA 7 BABABABA 8 CEAEAECAEBECEBA 9 CABCBCDABCDADA 10 CBBA 解 1 CDBABACD 1原式 2 原式 EFBBDCAEFBBDCAEFBBDDA 3 原式DACABCBA 4 原式 EDEDCCBBCBA CBA 5 ABABABCABCAB 6 CACBBCCBAABCA 7 BABABABABA 8 EAEBACEAEAECAEBECEBA 9 CDABCABCBCDABCDADA 103 10 CBBA BCBACA 或CBCAAB 题题 3 3 73 3 73 3 73 3 7 求出下列函数的最小项和最大项表达式 1 CABDACDABDCBAZ 1 2 BCCBDADCAACDDCBAZ 2 解 根据最小项的定义 将缺少的变量配上即可 1 最小项之和式CABDACDABDCBAZ 1 DDCABDCBBADCCAB 14 13 12 10 mDCABDCBADCABDABC 最大项之积式 CABDACDABDCBAZ 1 15119876543210 MMMMMMMMMMMMDCBA DCBADCBADCBADCBA DCBADCBADCBADCBA DCBADCBADCBADCBA 2 用画卡诺图求比较方便 因为式子是反函数 所以卡诺言图中用填 0 所以有最小项之和式 BCCBDADCAACDDCBAZ 2 DCBADCBADCBADCBA 最大项之积式 BCCBDADCAACDDCBAZ 2 104 15141312119765431 MMMMMMMMMMMM DCBADCBADCBA DCBADCBADCBADCBA DCBADCBADCBADCBA 题题 3 3 83 3 83 3 83 3 8 用卡诺图法将下列函数化简成为最简 与 或 表达式 1 ABBABAZ 2 CBACBAZ 3 CABCBCDABCDADAZ 4 EACEAECAEBECEBAZ 5 15 14 11 10 9 8 7 6 5 2 0 mDCBAZ 6 13 12 11 10 9 8 7 6 5 3 2 1 mDCBAZ 7 CBCBCACACBAZ 8 DCACBADCDCAABDABCDCBAZ 9 14 11 10 9 8 6 4 3 2 1 0 mDCBAZ 10 DBDCACBDBADBADCBAZ 解 画出 10 个卡诺图如下 105 BAZ 1 Z CBZ 3 EBAEAZ 4 DBBDABCBAZ 5 CACADCBAZ 6 DBCACADCBAZ 7 DAZ 8 106 DADCBZ 9 CABAABDZ 10 题题 3 3 93 3 93 3 93 3 9 用卡诺图法将下列具有约束条件的逻辑函数化简成为最简 与 或 表达式 1 15 14 13 12 11 9 7 6 5 1 dmDCBAZ 2 11 4 6 5 2 1 0 dmDCBAZ 3 14 11 10 8 3 12 6 5 4 2 1 0 dmDCBAZ 4 DCBADBCADCBDCBAZ 约束条件为 C D 0 解 1 画出 4 变量卡诺图 画包围圈后得 BCDCDCBAZ 2 107 DACADCBAZ 3 CADDCBAZ 4 BACADCBAZ 题题 3 3 103 3 103 3 103 3 10 已知逻辑函数 X 和 Y DCBDCADCCABDCBAX DCADCBDCBADCBAY 用卡诺图法求函数 Z XY 的最简 与 或 表达式 解 画卡诺图 用二个卡诺图相乘求 108 DCBADACDABDBCW 题题 3 3 113 3 113 3 113 3 11 已知逻辑函数DBADCBDBADCBAZ 的简化 表达式为DBDBDCBAZ 试问 简化中它至少用了哪些无关 项 解 可以从画出卡诺图后 从结合的结果得出无关项 根据给出的结果至 少有下面的四个最小项 DABCDCABCDBACDBA 题题 3 3 123 3 123 3 123 3 12 简化并画出实现下列逻辑函数的逻辑电路图 1 用最少量的 与非 门实现 CBACBAZ 109 2 用最少量的 或非 门实现函数CBCBAZ 3 用最少量的 与 或 非 门实现函数ADDCCBBAZ 解 1 将式子化简后可得CBCABACBCABAZ 也可以是另 一种答案 2 用卡诺图化简 包围 0 格 求最简的 和之积 表达式得 最简和之积式子为 CBACBACBACBAZ 3 用卡诺图包围 0 方格 求反函数的最简 与或 表达式如下 化简后的最简反函数 与或 式 ABDDCACBAZ 则 与 或 非 式为 ABDDCACBAZ 110 题题 3 3 133 3 133 3 133 3 13 常用逻辑功能的描述方法有哪些 各有什么特点 解 常用逻辑功能的描述方法有 真值表法描述 明了 不会遗漏 表达式描述 简捷 方便 逻辑图描述 用逻辑符号表示 画成电路图 便于电路实现 卡诺图法描述 便于简化逻辑函数 波形图描述 时间关系明确 HDL 语言描述 EDA 设计 题题 3 3 143 3 143 3 143 3 14 试用 VHDL 语言设计一个判别函数 输入为 8421 BCD 码 当输入小于等于 2 且大于等于 10 时 输出为 1 否则为 0 题题 3 3 153 3 153 3 153 3 15某 功 能 的 逻 辑 电 路 的 逻 辑 函 数 表 达 式 为 15 13 12 7 4 3 1 mL 1 试用最少量的 与非 门实现该函数 2 试用最少量的 或非 门实现该函数 3 试用 7454 型 4 4 3 2 与 或 非 门实现该函数 解 画卡诺图 包围 1 方格 求最简 与或 表达式 二次求反后 转为 与非 与非 表达式 用与非门实现 如果包围 0 求最简 或与 表达式 再二次求反后得 或非 或非 表达式 用或非门实现 包围 0 方 格求最简 与 或 表达式 两边求反后 得 与 或 非 表达式 用 与或非门实现 111 DCBADCBAABDBCDDCBL 1 DCBADCBAABDBCDDCB 2 DCBADCBDCBDCBBAL DCBADCBDCBDCBBA DCBADBCCDBDCBBAL 3 DCBADBCCDBDCBBAL 3 三种逻辑电路分别是 112 题题 3 3 163 3 163 3 163 3 16 试用 2 输入 与非 门设计一个 3 输入的组合逻辑电路 当 输入的二进制码小于 3 时 输出为 0 输入大于等于 3 时 输出为 1 解 设三输入变量为 A B C 因此由题意可以直接画出卡诺图 然 后求出输出逻辑函数 L BCAL 逻辑电路图如图所示 题题 3 3 173 3 173 3 173 3 17 图题 3 3 17 所示是一个函数发生器 试写出当 S0S1S2S3为 113 0000 1111 的 16 种不同取值时 Y 关于逻辑变量AB 的逻辑函数式 图题图题 3 3 173 3 173 3 173 3 17 解 由电路图 写出输出逻辑函数表达式 即 3210 SBASBABSAABSY 根据式子可以立一个表得出当 S3S2S1S0从 0000 1111 时 输出 Y 的函数关系 S S S S3 3 3 3S S S S2 2 2 2S S S S1 1 1 1S S S S0 0 0 0Y Y Y Y 0 0 0 00 0 0 00 0 0 00 0 0 01 1 1 1 0 0 0 00 0 0 00 0 0 01 1 1 1 ABY 0 0 0 00 0 0 01 1 1 10 0 0 0 BAY 0 0 0 00 0 0 01 1 1 11 1 1 1 BY 0 0 0 01 1 1 10 0 0 00 0 0 0 BAY 114 0 0 0 01 1 1 10 0 0 01 1 1 1 AY 0 0 0 01 1 1 11 1 1 10 0 0 0 ABBAY 0 0 0 01 1 1 11 1 1 11 1 1 1 BAY 1 1 1 10 0 0 00 0 0 00 0 0 0BAY 1 1 1 10 0 0 00 0 0 01 1 1 1 BABAY 1 1 1 10 0 0 01 1 1 10 0 0 0AY 1 1 1 10 0 0 01 1 1 11 1 1 1 BAY 1 1 1 11 1 1 10 0 0 00 0 0 0BY 1 1 1 11 1 1 10 0 0 01 1 1 1 BAY 1 1 1 11 1 1 11 1 1 10 0 0 0ABY 1 1 1 11 1 1 11 1 1 11 1 1 10 0 0 0 题题 3 3 183 3 183 3 183 3 18 试用 与非 与或 门及异或门设计一个可控变换器 设 计要求为 当控制端 K 1 时 将输入 3 位二进制码变换成 3 位格雷码输出 当 K 0 时 将输入 3 位格雷码变换成 3 位二进制码输出 解 令三位二进制码为CBA 三位格雷码为YXW 在K控制下 列真 值表 可得 K 1 三位二进制码转换成格雷码K 0 三位格雷码转换成三位二进制码 ABCW XY 0 00 00 00 00 00 0 0 00 01 10 00 01 1 0 01 10 00 01 11 1 0 01 11 10 01 10 0 1 10 00 01 11 10 0 1 10 01 11 11 11 1 1 11 10 01 10 01 1 1 11 11 11 10 00 0 WXYABC 0 00 00 00 00 00 0 0 00 01 10 00 01 1 0 01 11 10 01 10 0 0 01 10 00 01 11 1 1 11 10 01 10 00 0 1 11 11 11 10 01 1 1 10 01 11 11 10 0 1 10 00 01 11 11 1 115 K 1 时 三位二进制码 三位格雷码得 CBYBAXAW K 0 时 三位格雷码 三位二进制码得 YXWCXWBWA 综合后有 WAAW WAXBBX YXWKCBKCY 电路图为 题题 3 3 193 3 193 3 193 3 19 分析图题 3 3 19 电路的逻辑功能 写出 Y1 Y2的逻辑函数式 列出真值表 指出电路完成什么逻辑功能 图题图题 3 3 193 3 193 3 193 3 19 解 根据电路图 写出逻辑函数表达式如下 2 1 CBCABACBAABCYCBAABCY 116 CBACBACBAABC BCACABY 2 CBCABAY 2 真值表如下 ABCY1Y2 00000 00110 01010 01101 10010 10101 11001 11111 从真值表可以得到 电路实现的是一个全加器功能 Y1是全加和输出 Y2是全加器的进位输出 题题 3 3 203 3 203 3 203 3 20 分析图题 3 3 20 电路的逻辑功能 图题图题 3 3 203 3 203 3 203 3 20 解 由电路写出输出逻辑函数表达式 000 BAS 000 BAC 0111 CBAS 117 110111 BACBAC S0和 C0是半加器输出 S1和 C1是全加器的全加和以及进位输出 题题 3 3 213 3 213 3 213 3 21 仿照半加器和全加器的设计方法 试设计一半减器和一全减 器 所用的门电路由自己选定 解 设半减器的被除数减数和减数为 i A和 i C 差和向高位的借位为 i D 和 i B 则半减器的真值表和输出表达式为 iii CAD i i i CAB 全减器的设计 令 A 为被减数 B 为减数 J0为低位来的借位信号 D 为差数以及 J1为向高位的借位信号 则全减器的真值表如下 差的输出逻辑函数 AiCiDiBi 0000 0111 1010 1100 输入结 果 ABJ0DJ1 0 00 00 00 00 0 0 00 01 11 11 1 0 01 10 01 11 1 0 01 11 10 01 1 1 10 00 01 10 0 1 10 01 10 00 0 1 11 10 00 00 0 1 11 11 11 11 1 118 00000 00 0 00 7 4 2 1 ABJJBAJBAJBAJBA ABJJBAJBAJBAmJBAfD 借位输出逻辑函数 00000 7 3 2 1 BJJABABJJABAmJBAfJ 全减器的逻辑电路图为 题题 3 3 223 3 223 3 223 3 22 试设计一个 1 位二进制数的全减器 设 A 为被减数 B 为减 数 J0为低位来的借位信号 D 为差数以及 J1为向高位的借位信号 请用 与 非 门实现该全减器 解 列出全减器的真值表 差的输出函数式 输入结 果 ABJ0DJ1 0 00 00 00 00 0 0 00 01 11 11 1 0 01 10 01 11 1 0 01 11 10 01 1 1 10 00 01 10 0 1 10 01 10 00 0 1 11 10 00 00 0 1 11 11 11 11 1 119 00000 00 0 00 7 4 2 1 ABJJBAJBAJBAJBA ABJJBAJBAJBAmJBAfD 借位的输出国逻辑函数式 00000 7 3 2 1 BJJABABJJABAmJBAfJ 用与非门实现的逻辑电路图为 题题 3 3 233 3 233 3 233 3 23 设计一个编码器 其 6 个输入信号和输出 3 位代码之间的对 应关系如表 2 3 2 所示 试用 或非 门实现该编码电路 表题表题 3 3 233 3 233 3 233 3 23 输入输出 A5A4A3A2A1A0Y2Y1Y0 000001001 000010010 000100011 001000100 010000101 100000110 解 从真值表就可以得到输出三位代码的逻辑关系 5432 AAAY 5211 AAAY 420