MOSFET+及相关器件+桂林电子科技大学.ppt

MOSFET及相关器件 现代半导体器件物理与工艺 PhysicsTechnologyofModernSemiconductorDevices 2004 7 30 本章内容 MOS二极管MOSFET基本原理MOSFET按比例缩小CMOS与双极型CMOS绝缘层上MOSFETMOS存储器结构功率MOSFET 理想MOS二极管 MOS二极管在半导体器件物理中占有极其重要的地位 因为它是研究半导体表面特性最有用的器件之一 在实际应用中 MOS二极管是先进集成电路中最重要的MOSFET器件的枢纽 在集成电路中 MOS二极管亦可作为一储存电容器 并且是电荷耦合器件 CCD 的基本组成部分 MOS二极管的透视结构如图 a 所示 图 b 为其剖面结构 其中d为氧化层的厚度 而V为施加于金属平板上的电压 当金属平板相对于欧姆接触为正偏压时 V为正值 而当金属平板相对于欧姆接触为负偏压时 V为负值 MOS二极管 右图为V 0时 理想p型MOS二极管的能带图 功函数为费米能级与真空能级之间的能量差 金属 q m 半导体 q s q 为电子亲和力 即半导体中导带边缘与真空能级的差值 q B为费米能级EF与本征费米能级Ei的能级差 理想MOS二极管定义为 1 在零偏压时 金属功函数q m与半导体功函数q s的能级差为零或功函数差q ms为零 如下式 即在无外加偏压之下其能带是平的 称为平带状况 2 在任意的偏压之下 二极管中的电荷仅位于半导体之中 且与邻近氧化层的金属表面电荷量大小相等 但极性相反 3 在直流偏压下 无载流子通过氧化层 亦即氧化层的电阻值为无穷大 MOS二极管 半导体表面向上弯曲的能带使得的能级差EF Ei变大 进而提升空穴的浓度 而在氧化层与半导体的界面处产生空穴堆积 称为积累现象 其相对应的电荷分布如图所示 当一理想MOS二极管偏压为正或负时 半导体表面可能会出现三种状况 对p型半导体而言 当一负电压施加于金属平板上时 SiO2 Si界面处将产生超量的空穴 接近半导体表面的能带将向上弯曲 如图 对理想MOS二极管而言 不论外加电压为多少 器件内部均无电流流动 所以半导体内部的费米能级将维持为一常数 在半导体内部的载流子密度与能级差成指数关系 即 MOS二极管 当外加一小量正电压于理想MOS二极管时 靠近半导体表面的能带将向下弯曲 使EF Ei 形成多数载流子 空穴 耗尽 称为耗尽现象 在半导体中单位面积的空间电荷Qsc的值为qNAW 其中W为表面耗尽区的宽度 当外加一更大的正电压时 能带向下弯曲得更严重 使得表面的本征能级Ei越过费米能级EF 如图 正栅极电压将在SiO2 Si的界面处吸引更多的负载流子 电子 半导体中电子的浓度与能差EF Ei成指数关系 即 MOS二极管 由于EF Ei 0 在半导体表面上的电子浓度将大于ni 而空穴浓度将小于ni 即表面的电子 少数载流子 数目大于空穴 多数载流子 表面载流子呈现反型 称为反型现象 起初 因电子浓度较小 表面处于一弱反型的状态 当能带持续弯曲 使得导带的边缘接近费米能级 当靠近SiO Si由界面的电子浓度等于衬底的掺杂量时 开始产生强反型 在此之后 大部分在半导体中额外的负电荷是由电子在很窄的n型反型层 0 x xi 中产生的电荷Qn 如图 所组成 其中xi为反型层的宽度 xi典型值的范围从1nm 10nm 且通常远小于表面耗尽区的宽度 MOS二极管 一 表面耗尽区 下图为p型半导体表面更为详细的能带图 在半导体衬底内的静电势 定义为零 在半导体表面 s s称为表面电势 将电子与空穴的浓度表示为 的函数 其中当能带如图向下弯曲时 为正值 表面载流子密度为 MOS二极管 根据以上的讨论 以下各区间的表面电势可以区分为 s s 0 空穴耗尽 能带向下弯曲 s B 禁带中心 即ns np ni 本征浓度 s B 反型 能带向下弯曲超过费米能级 电势为距离的函数 可由一维的泊松方程式求得为 其中 s x 为位于x处的单位体积电荷密度 而 s为介电常数 MOS二极管 下面采用耗尽近似法分析p n结 当半导体耗尽区宽度达到W时 半导体内的电荷为 s qNAW 积分泊松方程式可得距离x的函数的表面耗尽区的静电势分布 表面电势 s为 注意此电势分布与单边的n p结相同 当 s大于 B时表面即发生反型 然而 我们需要一个准则来表示强反型的起始点 超过该点表示此时反型层中的电荷数已相当显著 MOS二极管 设定表面电荷等于衬底杂质浓度是一个简单的准则 即ns NA 因为 由式 可得 上式表示需要一电势 B将表面的能带弯曲至本征的条件 Ei EF 接着还需要一额外的电势 B 以将表面的能带弯曲至强反型的状态 当表面为强反型时 表面的耗尽区宽度达到最大值 因此 当 s等于 s inv 时 可得到表面耗尽区的最大宽度Wm MOS二极管 或 例1 一NA 1017cm 3的理想金属 二氧化硅 硅二极管 试计算表面耗尽区的最大宽度 解 室温下kT q 0 026V 且ni 9 65 109cm 3 Si的介电常数为11 9 8 85 10 14F cm 由式可得 和 硅和砷化镓中Wm与杂质浓度的关系如图 且p型半导体中NB等于NA n型半导体中NB等于ND MOS二极管 其中E0为氧化层中的电场 Qs为半导体中每单位面积的电荷量 而C0 ox d为每单位面积的氧化层电容 其相对应的静电势分布如图 d 所示 二 理想MOS曲线图 a 为一理想MOS二极管的能带图 电荷的分布情形如图 b 所示 在没有任何功函数差时 外加的电压部分降落在氧化层 部分降落在半导体 因此 其中V0为降落在氧化层的电压 且由图 c 可得 MOS二极管 由上式和 MOS二极管的总电容C是由氧化层电容C0与半导体中的势垒电容Cj相互串联而成 如图 其中Cj s W 如同突变p n结一样 可以消去W而得到电容的公式为 MOS二极管 由 反之 当强反型发生时 即使增加所施加的电压也无法增加耗尽区的宽度 表面电势达到 s inv 且注意每单位面积的电荷为qNAWm 可得在强反型刚发生时的金属平行板电压 称为阈值电压 可见 当表面开始耗尽时 电容值将会随着金属平行板上的电压增加而下降 当外加电压为负时 无耗尽区产生 将在半导体表面得到积累的空穴 因此 全部的电容值将很接近氧化层电容 ox d MOS二极管 一理想MOS二极管的典型电容 电压特性如图所示 包含耗尽近似与精确值 实线 值得注意的是 耗尽近似与精确值相当接近 一旦当强反型发生时 势垒电容保持Cj s Wm的最小值 总电容将 对n型衬底而言 所有的考虑 在经过变更相对应符号与标志后 如将Qp换成Qn 也同样有效 其电容 电压特性亦有相同的外观 不过彼此将成镜面对称 且对于一n型衬底的理想MOS二极管而言 其阈值电压将为负值 MOS二极管 然而 假如当测量频率足够低时 使得表面耗尽区内的产生 复合率与电压变化率相当或是更快时 电子浓度 少数载流子 与反型层中的电荷可以跟随交流的信号 因此导致强反型时的电容只有氧化层电容C0而已 右图为在不同频率下所测得的MOS的C V曲线 注意低频的曲线发生在 100Hz时 在前一图中 我们假设当金属平行板上的电压发生变化时 所有增加的电荷将出现在耗尽区的边缘 事实上 只有当测量频率相当高对才会发生 MOS二极管 解 例2 一理想MOS二极管的NA 1017cm 3且d 5nm 试计算其C V曲线中的最小电容值 SiO2的相对介电常数为3 9 在VT时的最小电容Cmin 因此Cmin约为C0的13 MOS二极管 对所有的MOS二极管而言 金属 SiO2 Si为最受广泛研究 SiO2 Si系统的电特性近似于理想的MOS二极管 然而 对于广泛使用的金属电极而言 其功函数差一般不为零 而且在氧化层内部或SiO2 Si界面处存在的不同电荷 将以各种方式影响理想MOS的特性 一 功函数差对于一有固定功函数q m的特定金属 它与功函数为q s的半导体的功函数差q ms q m s 将会随着半导体的掺杂浓度而改变 如图 随着电极材料与硅衬底掺杂浓度的不同 q ms可能会有超过2V的变化 SiO2 SiMOS二极管 MOS二极管 考虑一在独立金属与独立半导体间的氧化层夹心结构 如图 a 在此独立的状态下 所有的能带均保持水平 即平带状况 当三者结合在一起 在热平衡状态下 费米能级必为定值 且真空能级必为连续 为调节功函数差 半导体能带需向下弯曲 如图 b 因此在热平衡状态下 金属含正电荷 而半导体表面则为负电荷 为达到理想平带状况 需外加一相当于功函数差q ms的电压 此对应至图 a 的状况 在此需在金属外加一负电压VFB ms 此电压称为平带电压 MOS二极管 MOS二极管还受氧化层内的电荷以及SiO2 Si界面陷阱的影响 这些基本的陷阱与电荷的类型如图所示 包括有界面陷阱电荷 氧化层固定电荷 fixedoxidecharge 氧化层陷阱电荷以及可动离子电荷 二 界面陷阱与氧化层电荷 MOS二极管 界面陷阱电荷Qit是由SiO2 Si界面特性所造成 且与界面处的化学键有关 这些陷阱位于SiO2 Si界面处 而其能量则位于硅的禁带中 这些界面陷阱密度 即每单位面积与单位电子阴的界面陷阱数目 与晶体方向有关 在 100 方向 其界面陷阱密度约比 111 方向少一个数量级 目前在硅基上采用热氧化生成二氧化硅的MOS二极管中所产生的大部分界面陷阱 可用低温450 的氢退火加以钝化 在 100 方向的Qit q值可以小于1010cm 2 大约为每105个表面原子会存在一个界面陷阱电荷 在 111 方向的硅衬底中 Qit q约为1011cm 2 MOS二极管 氧化层固定电荷Qf位于距离SiO2 Si界面约3nm处 此电荷固定不动 且即使表面电势有大范围的变化仍不会有充放电现象发生 一般来说 Qf为正值 且与氧化 退火的条件以及硅的晶体方向有关 一般认为当氧化停止时 一些离子化的硅留在界面处 而这些离子与表面未完全成键的硅结合 如Si Si或Si O键 可能导致正的界面电荷Qf产生 Qf可视为是SiO2 Si界面处的片电荷层 对小心呵护处理的SiO2 Si界面系统而言 其氧化层固定电荷量在方向表面约为1010cm 2 而在方向表面约为5 1010cm 2 由于方向具有较低的Qit与Qf 所以常用硅基MOSFET MOS二极管 氧化层陷阱电荷Qot常随着二氧化硅的缺陷产生 这些电荷可由如X光辐射或是高能量电子轰击而产生 这些陷阱分布于氧化层内部 大部分与工艺有关的Qot可以低温退火加以去除 钠或其他碱金属离子的可动离子电荷Qm 在高温 如大于100 或强电场的工作条件下 可在氧化层内移动 在高偏压及高温的工作环境下 由碱金属离子所造成的污染 可能会引发半导体器件稳定度的问题 在这些情况之下 可动离子电荷可以在氧化层内来回地移动 并使得C V曲线沿着电压轴产生位移 因此 在器件制作的过程中需特别注意以消除可动离子电荷 MOS二极管 下面将估算上述电荷对平带电压所产生的影响 考虑如图中位于每单位面积氧化层内固定电荷的正片电荷Qo 如图上半部所示 这些正的片电荷将在金属与半导体内感应一些负电荷 对泊松方程式做一次积分 可以得到电场的分布情形 如图下半部所示 此处我们假设没有功函数差 即q ms 0 MOS二极管 为达到平带状态 即半导体内无感应电荷 必须在金属上施加一负电压 如图所示 当负电压增加时 金属获得更多的负电荷 因此电场向下偏移 直到半导体表面的电场为零 在此条件之下 电场分布的面积即为平带电压VFB 因此 平带电压与片电荷密度Qo及其在氧化层中的位置xo有关 当片电荷非常靠近金属时 即xo 0 则将无法在硅基中感应电荷 且不会对平带电压造成影响 反之 当片电荷非常靠近半导体时 即xo d 就如同氧化层固定电荷一般 将具有最大的影响力 并将平带电压提升为 MOS二极管 对一般任意分布于氧化层中的空间电荷而言 平带电压可表示为 其中 x 为氧化层中的体电荷密度 倘若知道氧化层陷阱电荷的体电荷密度 ot x 以及可动离子电荷的体电荷密度 m x 就可以得到Qot与Qm以及它们对于平带电压的贡献 假使功函数差q ms的值不为零 且若界面陷阱电荷的值可以忽略不计 由实验测得的电容 电压曲线将会从理想的理论曲线平移一个数值 MOS二极管 图中 a 为一理想MOS二极管的C V特性 由于受非零值的q ms Qf Qm与Qot的影响 C V曲线将平行偏移 平移的C V曲线如图中 b 所示 此外若存有大量的界面陷阱电荷 这些位于界面陷阱处的电荷将随表面电势而变 C V曲线会随其表面电势的变化而改变 因此由于界面陷阱电荷 C V曲线变为图中 c 所示 C V曲线不但会扭曲变形 而且会产生偏移 MOS二极管 例3 试计算一NA 1017cm 3及d 5nm的n 多晶硅 SiO2 Si二极管的平带电压 假设Qt与Qm在氧化层中可被忽略 且Qf q为5 l011cm 2 解 由图可知 在NA 1017cm 3时 对n 多晶硅系统而言 其 ms为 0 98eV 且 所以 MOS二极管 例4 假设在氧化层中的氧化层陷阱电荷Qot的单位体积电荷密度 ot y 为一个三角形分布 此分布情形可用 1018 5 1023 x cm 3函数加以描述 其中x为所在位置与金属 氧化层界面间的距离 氧化层厚度为20nm 试计算因Qot所造成的平带电压的变化量 解 由 得到 和 MOS二极管 电荷耦合器件的结构如图所示 其器件是由覆盖于半导体衬底上的连续绝缘层 氧化层 上的紧密排列的MOS二极管阵列所组成 CCD可以实现包含影像感测以及信号处理等广泛的电子功能 CCD的工作原理牵涉到电荷储存以及由栅极电压控制的输运行为 图中显示对CCD施加一足够大的正偏压脉冲于所有的电极之上 以使其表面发生耗尽 电荷耦合器件 CCD 一较高的偏压施加于中央的电极上 使中央的MOS结构有较深的耗尽区 并形成一电势阱 亦即由于中央电极下方较深的耗尽层而产生一个中央呈深阶状的电势分布 此时所感应生成的少数载流子 电子 则会被收集至这个电势阱中 MOS二极管 假使右侧电极上的电压增加到超过中央电极的电压时 我们可以得到如图 b 所示的电势分布 在此情况之下 少数载流子将由中央电极转移至右侧电极 随后 电极的电势可重新调整 使得静止的储存状态位于右侧的电极 由这一连串连续的过程 我们可以成功地沿着一线性阵列传送载流子 电荷耦合器件 CCD MOS二极管 MOSFET有许多种缩写形式 如IGFET MISFET MOST等 n沟道MOSFET的透视图如图所示 它是一个四端点器件 由一个有两个n 区域 即源极与漏极 的p型半导体所组成 氧化层上方的金属称为栅极 gate 高掺杂或结合金属硅化物的多晶硅可作为栅极电极 第四个端点为一连接至衬底的欧姆接触 基本的器件参数有沟道长度L 为两个n p冶金结之间的距离 沟道宽度Z 氧化层厚度d 结深度rj以及衬底掺杂浓度NA 器件中央部分即为MOS二极管 MOSFET基本原理 MOSFET中源极接点作为电压的参考点 当栅极无外加偏压时 源极到漏极电极之间可视为两个背对背相接的p n结 而由源极流向漏极的电流只有反向漏电流 MOSFET的基本特性 当外加一足够大的正电压于栅极上时 MOS结构将被反型 以致于在两个n 型区域之间形成表面反型层即沟道 源极与漏极通过这一导电的表面n型沟道相互连结 并可允许大电流流过 沟道的电导可通过栅极电压的变化来加以调节 衬底接点可连接至参考电压或相对于源极的反向偏压 衬底偏压亦会影响沟道电导 MOSFET基本原理 当在栅极上施加一偏压 并在半导体表面产生反型 若在漏极加一小量电压 电子将会由源极经沟道流向漏极 对应电流为由漏极流向源极 因此 沟道的作用就如同电阻一般 漏极电流ID与漏极电压成比例 此即如图 a 右侧恒定电阻直线所示的线性区 一 输出特性 MOSFET基本原理 半导体表面强反型形成导电沟道时 沟道呈现电阻特性 当漏 源电流通过沟道电阻时将在其上产生电压降 若忽略其它电阻 则漏端相当于源端的沟道电压降就等于漏 源偏置电压VDS 由于沟道上存在电压降 使栅绝缘层上的有效电压降从源端到漏端逐渐减小 降落在栅下各处绝缘层上的电压不相等 反型层厚度不相等 因而导电沟道中各处的电子浓度不相等 当漏极电压持续增加 直到漏端绝缘层上的有效电压降低于表面强反型所需的阈值电压VT时 在靠近y L处的反型层厚度xi将趋近于零 此处称为夹断点P 如图 b 此时的漏 源电压称为饱和电压VDsat 超过夹断点后 漏极的电流量基本上维持不变 因为当VD VDsat时 在P点的电压VDsat保持固定 MOSFET基本原理 沟道被夹断后 若VG不变 则当漏极电压持续增加时 超过夹断点电压VDsat的那部分即VDS VDsat将降落在漏端附近的夹断区上 因而夹断区将随VDS的增大而展宽 夹断点P随之向源端移动 但由于P点的电压保持为VDsat不变 反型层内电场增强而同时反型载流子数减少 二者共同作用的结果是单位时间流到P点的载流子数即电流不变 一旦载流子漂移到P点 将立即被夹断区的强电场扫入漏区 形成漏源电流 而且该电流不随VDS的增大而变化 即达到饱和 此即为饱和区 如图 c 所示 当然 如果VDS过大 漏端p n结会发生反向击传 MOSFET基本原理 为推导出基本的MOSFET特性 将基于下列的理想条件 1 栅极结构如理想MOS二极管 即无界面陷阱 固定氧化层电荷或功函数差 2 仅考虑漂移电流 3 反型层中载流子的迁移率为固定值 4 沟道内杂质浓度为均匀分布 5 反向漏电流可忽略 6 沟道中由栅极电压所产生的垂直于ID电流方向的电场远大于由漏极电压所产生的平行于ID电流方向的电场 最后的一个条件称为缓变沟道近似法 通常可适用于长沟道的MOSFET中 基于此种近似法 衬底表面耗尽区中所包含的电荷量仅由栅极电压产生的电场感应所生成 MOSFET基本原理 图 a 为工作于线性区的MOSFET 根据上述的理想条件 如图 b 所示 在半导体中距离源极长度为y处的每单位面积所感应的电荷 其为图 a 中间的放大部分 由式 可得 和 其中 s y 为位于y处的表面电势 而Co ox d为每单位面积的栅极电容 MOSFET基本原理 由于QS为反型层中每单阿位面积电荷量Qn与表面耗尽区中每单位面积的电荷量QSC的总和 所以我们可以得到 将上式代入前式可得 反型层的表面电势 s y 可以近似为2 B V y 其中V y 为y点与源极电极 可视为接地 间的反向偏压 如图 c 所示 表面耗尽区内的电荷Qsc y 如前所述可表示为 MOSFET基本原理 沟道中在y处的电导率可近似为 积分项为反型层中单位面积中的总电荷量 即 对一固定的迁移率而言 沟道电导可表示为 所以 每一基本片段dy 如图 b 的沟道电阻为 MOSFET基本原理 此基本片段上的电压降为 代入上式 并由源极 y 0 V 0 积分至漏极 y L V VD 可得 其中ID为与y无关的漏极电流 将式 MOSFET基本原理 当VD很小时 式 下图为根据上式所得到的理想MOSFET的电流 电压特性曲线 对一已知的VG而言 漏极电流一开始会随漏极电压线性增加 线性区 然后逐渐水平 最后达到一饱和值 饱和区 虚线指出当电流达到最大值时的漏极电压 即VDsat 的轨迹 可简化为 MOSFET基本原理 当漏极电压增加至使得反型层中的电荷值Qn y 在y L处为零时 在漏极处的移动电子数目将大幅地减少 此点称为夹断点 其漏极电压与漏极电流可表示为VDsat和IDsat 为阈值电压 画出ID对VG的曲线 对一已知的小VD而言 此曲线称为转移特性曲线 阈值电压可以由对VG轴线性外插得出 在线性区 沟道电导gD以及跨导gm可表示为 其中 MOSFET基本原理 将上式代入式 当漏极电压大于VDsat时 则达到饱和区 在Qn L 0的条件下 由式 得到VDsat的值为 MOSFET基本原理 对一处于饱和区的理想MOSFET而言 沟道电导为零 且跨导由最上面式子得到 对低衬底掺杂与薄氧化层而言 饱和区的阈值电压VT与式 可得饱和电流为 相同 在高掺杂浓度下 VT变得与VG有关 MOSFET基本原理 所以 例5 对一n型沟道n型多晶硅 SiO2 Si的MOSFET 其栅极氧化层厚8nm NA 1017cm 3且VG 3V 试计算其VDsat 解 MOSFET基本原理 依据反型层的形式 MOSFET有四种基本的形式 假如在零栅极偏压下 沟道的电导非常低 必须在栅极外加一正电压以形成n沟道 则此器件为增强型 或称常关型 n沟道MOSFET 如果在零偏压下 已有n沟道存在 而必须外加一负电压来排除沟道中的载流子 以降低沟道电导 则此器件为耗尽型 或称常开型 n沟道MOSFET 同样也有p沟道增强型与耗尽型MOSFET 需注意的是 对增强型n沟道器件而言 必须施加一个大于阈值电压VT的正栅极偏压 才能有显著的漏极电流流通 对耗尽型n沟道器件而言 在VG 0时已有大量电流流通 且变动栅极电压可以增减其电流 以上的讨论在改变极性后 亦可适用于p沟道器件 MOSFET的种类 MOSFET基本原理 MOSFET基本原理 阈值电压是MOSFET最重要的参数之一 理想的阈值电压如式 阈值电压控制 然而 当考虑固定氧化层电荷以及功函数差时 将会有一平带电压偏移 除此之外 衬底偏压同样也能影响阈值电压 当一反向偏压施加于衬底与源极之间时 耗尽区将会加宽 欲达到反型所需的阈值电压必须增大 以提供更大的Qsc 可改变阈值电压的各项参数如下 其中VBS为反向衬底 源极偏压 MOSFET基本原理 精确控制集成电路中各MOSFET的阈值电压 对可靠的电路工作而言是不可或缺的 一般来说 阈值电压可通过将离子注入沟道区来加以调整 如 穿过表面氧化层的硼离子注入通常用来调整n沟道MOSFET的阈值电压 这种方法可以精确地控制杂质的数量 所以阈值电压可得到严格的控制 带负电的硼受主增加沟道内掺杂的水平 因此VT将随之增加 相同地 将少量的硼注入p沟道MOSFET 可降低VT的绝对值 右图为不同掺杂浓度的VT MOSFET基本原理 例6 对一个NA 1017cm 3与Qf q 5 1011cm 2的n沟道n 多晶硅 SiO2 Si的MOSFET而言 若栅极氧化层为5nm 试计算VT值 需要多少的硼离子剂量方能使VT增加至0 6V 假设注入的受主在Si SiO2界面形成一薄电荷层 解 由 设VBS 0 得 硼电荷造成平带电压漂移qFB Co 因此 MOSFET基本原理 也可以通过改变氧化层厚度来控制VT 随着氧化层厚度的增加 n沟道MOSFET的阈值电压变得更大些 而p沟道MOSFET将变得更小些 对一固定的栅极电压而言 较厚的氧化层可轻易地降低电场强度 解 而其它各量与例6相同 故 例7 若例6中的栅氧化成厚度增加为500nm 其VT 此时 MOSFET基本原理 功函数差和衬底偏压亦可用来调整阈值电压 因衬底偏压所导致阈值电压的变化为 解 假如画出漏极电流对VG的图形 则VG轴的截距即为阈值电压 如图 随着衬底电压VBS由0V增至2V 阈值电压亦由0 56V增至1 03V 阈值电压提升较大 例8 针对例 中阈值电压VT为 0 02V的MOSFET器件 假如衬底电压由0V增加至2V 试计算阈值电压的变化量 MOSFET基本原理 MOSFET尺寸的缩减在一开始即为一持续的趋势 在集成电路中 较小的器件尺寸可达到较高的器件密度 此外 较短的沟道长度可改善驱动电流 ID 1 L 以及工作时的特性 然而 由于器件尺寸的缩减 沟道边缘 如源极 漏极及绝缘区边缘 的扰动将变得更加重要 因此器件的特性将不再遵守长沟道近似的假设 前面所得到的阈值电压是基于渐变沟道近似推导得出的 亦即衬底耗尽区内的电荷仅由栅极电压产生的电场所感应 即VT与源极到漏极间的横向电场无关 然而随着沟道长度的缩减 源极与漏极间的电场将会影响电荷分布 阈值电压控制以及器件漏电等器件特性 短沟道效应 short channeleffect MOSFET按比例缩小 当沟道的边缘效应变得不可忽略时 随着沟道的缩减 n沟道MOSFET的阈值电压通常会变得不像原先那么正 而对于p沟道MOSFET而言 则不像原先那么负 下图显示了在VDS 0 05V时VT下跌的现象 一 线性区中的阈值电压下跌 Vthroll off MOSFET按比例缩小 阈值电压下跌可用如图所示的电荷共享模型来加以解释 此图为一个n沟道MOSFET的剖面图 且器件工作在线性区 VDS 0 1V 因此漏极结的耗尽区宽度几乎与源极结相同 由于沟道的耗尽区与源极和漏极的耗尽区重叠 由栅极偏压产生的电场所感应生成的电荷可用这梯形区域来近似等同 阈值电压漂移量 VT是因为耗尽区由长方形L Wm变为梯形 L L Wm 2 而使得电荷减少所造成的 VT为 其中NA为衬底的掺杂浓度 Wm为耗尽区宽度 rj为结深度 L为沟道长度 而Co为每单位面积的栅极氧化层电容 MOSFET按比例缩小 当短沟道MOSFET的漏极电压由线性区增至饱和区时 其阈值电压下跃将更严重 此效应称为漏极导致势垒下降 数个不同沟道长度的n沟道器件的源极与漏极间的表面电势如图所示 点线为VDS 0 实线为VDS 0 当栅极电压小于VT时 p 型硅衬底在n 源极与漏极间形成一势垒 并限制电子流由源极流向漏极 二 漏极导致势垒下降 DIBL MOSFET按比例缩小 DIBL造成在SiO2 Si的界面形成漏电路径 当漏极电压足够大时 可能也会有显著的漏电流由源极经短沟道MOSFET的本体流至漏极 此亦可归因于漏极结耗尽区的宽度会随着漏极电压增加而扩张 在短沟道的MOSFET中 源极结与漏极结耗尽区宽度的总和与沟道长度相当 当漏极电压增加时 漏极结的耗尽区逐渐与源极结合并 因此大量的漏极电流可能会由漏极经本体流向源极 因此 器件将会有非常高的漏电流 这也显示出本体穿通效应相当显著 栅极不再能够将器件完全关闭 且无法控制漏极电流 高漏电流将限制短沟道MOSFET器件的工作 三 本体穿通 punch through MOSFET按比例缩小 当器件尺寸缩减时 必须将短沟道效应降至最低程度 以确保正常的器件特性及电路工作 在器件按比例缩小设计时需要一些准则 一个简要维持长沟道特性的方法为将所有的尺寸及电压 除上一按比例缩小因素 1 如此内部电场将保持如同长沟道MOSFET一般 此方法称为定电场按比例缩小定律 CE 按比例缩小规范 scalingrule 恒定电场定律的问题 阈值电压不可能缩的太小源漏耗尽区宽度不可能按比例缩小电源电压标准的改变会带来很大的不便 MOSFET按比例缩小 按比例缩小规范 scalingrule MOSFET按比例缩小 恒定电压等比例缩小规律 简称CV律 保持电源电压Vds和阈值电压Vth不变 对其它参数进行等比例缩小按CV律缩小后对电路性能的提高远不如CE律 而且采用CV律会使沟道内的电场大大增强CV律一般只适用于沟道长度大于1 m的器件 它不适用于沟道长度较短的器件 MOSFET按比例缩小 CMOS complementaryMOS 由成对的互补p沟道与n沟道MOSFET所组成 由于具有低功率损耗以及较佳的噪声抑制能力 CMOS逻辑为目前集成电路设计的最常用技术 由于低功率损耗的需求 目前仅有CMOS技术被使用于ULSI的制造 如图所示为CMOS反相器的结构 其中p沟道与n沟道MOSFET均为增强型晶体管 p与n沟道晶体管的栅极连接在一起 并作为此反相器的输入端 而它们漏极亦连接在一起 并作为反相器的输出端 n沟道MOSFET的源极与衬底接点均接地 而p沟道MOSFET的源极与衬底则连接至电源供应端 VDD CMOS与双极型CMOS BiCMOS CMOS反相器 当输入电压为低电压时 即Vin 0 VGSn 0 VTn n沟道MOSFET关闭 然而由于 VGSp VDD VTp VGSp与VTp为负值 所以p沟道MOSFET为导通态 因此 输出端通过p沟道MOSFET充电至VDD 当输入电压逐渐升高 使栅极电压等于VDD时 因为VGSn VDD VTn 所以n沟道MOSFET将被导通 而由于 VGSp 0 VTp 所以p沟道MOSFET将被关闭 因此输出端将经n沟道MOSFET放电至零电势 CMOS与双极型CMOS BiCMOS 如图所示为CMOS反相器的输出特性 其中显示Ip以及In为输出电压 Vout 的函数 Ip为p沟道MOSFET由源极 连接至VDD 流向漏极 输出端 的电流 In为n沟道MOSFET由漏极 输出端 流向源极 连接至接地端 的电流 需注意的是在固定Vout下 增加输入电压 Vin 将会增加In而减少Ip 然而在稳态时 In应与Ip相同 对于给定一个Vin 可由In Vin 与Ip Vin 的截距 计算出相对应的Vout CMOS与双极型CMOS BiCMOS 如图所示的Vin Vout曲线称为CMOS反相器的传输曲线 CMOS反相器的一个重要的特性是 当输出处于逻辑稳态 即Vout 0或VDD 时 仅有一个晶体管导通 因此由电源供应处流到地端的电流非常小 且相当于器件关闭时的漏电流 事实上 只有在两个器件暂时导通时的极短暂态时间内才会有大电流流过 因此与其他种类如n沟道MOSFET 双极型等逻辑电路相比 其稳态时的功率损耗甚低 CMOS与双极型CMOS BiCMOS CMOS有低功率消耗及高器件密度的优点 使其适用于复杂电路的制作 然而与双极型技术相比 CMOS的低电流驱动能力限制了其在电路上的表现 BiCMOS是将CMOS及双极型器件整合在同一芯片上的技术 BiCMOS电路包含了大部分的CMOS器件以及少部分的双极型器件 它综合了双极器件高跨导 强负载驱动能力和CMOS器件高集成度 低功耗的优点 使其互相取长补短 发挥各自优势 给高速 高集成度 高性能的LSI及VLSI的发展开辟了一条新的道路 然而 这需增加额外的制作复杂度 较长的制作时间及较高的费用 CMOS与双极型CMOS BiCMOS 双极型CMOS BiCMOS 半导体存储器可区分为挥发性 volatile 与非挥发性 nonvolatile 存储器两类 挥发性存储器 如动态随机存储器 DRAM 和静态随机存储器 SRAM 若其电源供应关闭 将会丧失所储存的信息 相比之下 非挥发性存储器却能在电源供应关闭时保留所储存的信息 目前 DRAM与SRAM被广泛地使用于个人电脑以及工作站 主要归功于DRAM的高密度与低价格以及SRAM的高速 非挥发性存储器则广泛应用于如移动电话 数码相机及智能IC卡等便携式的电子系统中 主要是因为它提供低功率损耗及非挥发性的能力 MOS存储器 半导体存储器 如图所示为一DRAM的存储单元阵列 存储单元含有MOSFET以及一个MOS电容器 即1T 1C存储单元 MOSFET的作用就如同一个开关 用来控制存储单元写入 更新以及读出的操作 电容器则作为电容存储之用 在写入周期中 MOSFET导通 因此位线中的逻辑状态可转移至储存电容器中 在实际应用上 由于储存端虽小但不可忽略的漏电流 使得储存于电容器中的电荷会逐渐地流失 因此 DRAM的工作是 动态 的 因为其信息需要周期性 一般为2ms 50ms 地重新更新 MOS存储器 DRAM 1T 1CDRAM存储单元的优点在于其结构非常简单且面积小 为了增加芯片中的存储密度 按比例缩小存储单元的尺寸是必须的 然而由于电容器电极面积也会随之缩减 因而降低了电容器的储存能力 为了解决这一问题 可利用高介电常数的材料采取代传统的氧化物 氮化物复合材料 介电系数为4 6 作为电容器的介电材料 可增加其电容值 MOS存储器 DRAM SRAM是使用一双稳态的触发器 flip flop 结构来储存逻辑状态的静态存储单元阵列 如图所示 触发器结构包含了两个相互交叉的CMOS反相器对 T1 T3以及T2 T4 一反相器的输出端连接至另一个反相器的输入端 此结构称为 锁存器 T5与T6这两个额外的n沟道MOSFET的栅极连接至字线 wordline 以用来读取该SRAM存储单元 因为只要电源持续供给 则其逻辑状态将维持不变 故SRAM的工作是 静态 的 因此SRAM不需要被更新 MOS存储器 SRA