基于pspice的十六位二进制同步计数器.doc

eda课程考试报告题 目：同步十六位二进制计数器 专 业：电子信息科学与技术 班 级： 11 电科 （专升本） 姓 名: 陈泓宇 学 号：11p110657000041 时 间：2012-6-8 一 总体设计思路：此次设计首先是考虑到了利用jk触发器的分频特性来对脉冲计数。起初是由三位二进制加法器的原理联想到扩展到更多的位数。首先在我们谈到的很多计数器当中，如单片机的时钟脉冲等等，都会用到十六位以及三十二位。所以考虑到仿真实验十六位的计数电路。该电路首先是在同步二进制的计数原理上加以门电路来实现74ls161的芯片对四位二进制的计数功能，然后利用74ls161芯片级联来实现十六位二进制的计数功能。二 系统总的框图结构：1. 首先是同步三位加法计数器的原理框图： 2利用同步计数器的原理，加以门电路来合成74ls161芯片：3.74ls161级联图： 三 各模块的结构及功能分析：1. 同步三位二进制加法计数器计数器： 同步三位二进制的真值表：脉冲个数q2n:初态q1nq0nq2n+1：次态q1n+1q0n+1 1000001 2001010 3010011 4011100 5100101 6101110 7110111 8111000 由于jk触发器都有不定状态的影响，所以这当中均使用的是带有预置使能端的jk触发器。这个预置断同时也是清零端，使各触发器的初态为均为0.分析：1）.由结构图可知：q2n=q1n+1.q0n+1 .为逻辑与2）.由三个jk触发器的输出端时序波形来作为脉冲的计数显示端口，达到计数的功能。3）.仿真的时序波形图：该处的参数设置是：仿真时间0-1us。由时序波形图：q2q1q0对应cp脉冲的个数的二进制，所以用jk触发器的输出端来表示计数的个数的二进制。 该仿真的输出文本文件output profile 如下： * creating circuit file sanweierjinzhijishu-schematic1-chy.sim.cir * warning: this automatically generated file may be overwritten by subsequent simulations*libraries: * local libraries :* from pspice netlist section of d:program filesorcadpspicepspice.ini file:.lib nom.lib *analysis directives: .tran 0 1us 0 .probe v(*) i(*) w(*) d(*) noise(*) .inc .sanweierjinzhijishu-schematic1.net * including sanweierjinzhijishu-schematic1.net * source sanweierjinzhijishux_u1 $d_hi clk $d_hi clear q0 m_un0001 $g_dpwr $g_dgnd jkffrx_u2 q0 clk q0 clear q1 m_un0002 $g_dpwr $g_dgnd jkffrx_u3 n00838 clk n00838 clear q2 m_un0003 $g_dpwr $g_dgnd jkffru_dstm1 stim(1,1) $g_dpwr $g_dgnd clear io_stm io_level=0 + 0 0+ +.03us 1+repeat forever+ +.98us 0+ +.03us 1+ endrepeatu_dstm2 stim(1,1) $g_dpwr $g_dgnd clk io_stm io_level=0 + 0 0+ +.02us 1+repeat forever 【时钟周期为0.04us，高低电平各为0.02us】+ +.02us 0+ +.02us 1+ endrepeatx_u4 q1 q0 n00838 $g_dpwr $g_dgnd and2* resuming sanweierjinzhijishu-schematic1-chy.sim.cir *.end* 06/19/12 13:37:03 * pspice 9.2 (mar 2000) * id# 1 * * profile: schematic1-chy c:sanweierjinzhijishu-schematic1-chy.sim * digital gate model parameters 2 关于74ls161芯片的各模块结构及功能： 74ls161 芯片的外引脚 74ls161芯片 74ls161计数时的外部引脚连接图 同步四位二进制74ls161的计数真值表：74ls161的计数功能真值表:cp ent enp a b c dqd qc qb qa 0 0 0 0 0 0 a b c d d c b a 1 1 0 保持 1 1 0 保持，但rco=0 1 1 1 1 计数此功能在74ls161级联构成十六位二进制的计数时，利用了ent和enp两个端口的功能，在enp=1的情况下利用ent为0时保持，为1时启动计数有所体现。由门电路及jk触发器共同集成的74ls161的结构图：如图：利用jk触发器的使能端口r来作为总的清零端。ent与enp共同为1是计数，enp为0时进位直接为0。此功能在芯片级联扩展时会使用得到。然后设定各参数之后的时序波形图：上图有设定load装载功能：在进位为1后，即达到最大计量范围后，若load低电平有效时，输出端装载输入端a,b,c,d上的数据。其输出文本文件：* creating circuit file shiyan1-schematic1-chy.sim.cir * warning: this automatically generated file may be overwritten by subsequent simulations*libraries: * local libraries :* from pspice netlist section of d:program filesorcadpspicepspice.ini file:.lib nom.lib *analysis directives: .tran 0 60us 0 1u .probe v(*) i(*) w(*) d(*) noise(*) .inc .shiyan1-schematic1.net * including shiyan1-schematic1.net * source shiyan1x_u1 n01616 cp n01723 clear q0 m_un0001 $g_dpwr $g_dgnd jkffrx_u39 n02385 n04249 n01905 $g_dpwr $g_dgnd and2x_u30 enp enp n06661 $g_dpwr $g_dgnd and2x_u65 $d_hi n05458 n04018 $g_dpwr $g_dgnd nan2x_u63 n08026 n05458 n02591 $g_dpwr $g_dgnd or2x_u56 n06661 q0 n07905 $g_dpwr $g_dgnd and2x_u2 n01795 cp n01905 clear q1 m_un0002 $g_dpwr $g_dgnd jkffrx_u68 n05458 n04680 n05018 $g_dpwr $g_dgnd nan2x_u60 n06661 n05458 n02630 $g_dpwr $g_dgnd or2x_u40 n05018 n02489 n05089 $g_dpwr $g_dgnd and2x_u71 $d_hi n05458 n04630 $g_dpwr $g_dgnd nan2u_dstm1 stim(1,1) $g_dpwr $g_dgnd load io_stm io_level=0 + 0 1+ +35.5us 0+repeat forever+ +25us 1+ +35.5us 0+ endrepeatx_u66 n05458 n04249 n04274 $g_dpwr $g_dgnd nan2x_u3 n05089 cp n02096 clear q2 m_un0003 $g_dpwr $g_dgnd jkffrx_u57 n06661 q0 q1 n07944 $g_dpwr $g_dgnd and3u_dstm2 stim(1,1) $g_dpwr $g_dgnd cp io_stm io_level=0 + 0 0+ +1us 1+repeat forever+ +1us 0+ +1us 1+ endrepeatx_u59a load n05458 $g_dpwr $g_dgnd 7404 params:+ io_level=0 mntymxdly=0x_u69 $d_hi n05458 n04680 $g_dpwr $g_dgnd nan2x_u41 n02489 n04680 n02096 $g_dpwr $g_dgnd and2x_u36 n04013 n02630 n01616 $g_dpwr $g_dgnd and2x_u61 n07905 n05458 n02385 $g_dpwr $g_dgnd or2u_dstm3 stim(1,1) $g_dpwr $g_dgnd clear io_stm io_level=0 + 0 0+ +3us 1+repeat forever+ +59us 0+ +3us 1+ endrepeatx_u4 n02192 cp n02308 clear q3 m_un0004 $g_dpwr $g_dgnd jkffrx_u73 q0 q1 q2 enp q3 rco $g_dpwr $g_dgnd and5u_dstm4 stim(1,1) $g_dpwr $g_dgnd enp io_stm io_level=0 + 0 1+ +.5us 1+repeat forever+ +.5us 1+ +.5us 1+ endrepeatx_u58 n06661 q0 q1 q2 n08026 $g_dpwr $g_dgnd and4x_u37 n02630 n04018 n01723 $g_dpwr $g_dgnd and2x_u67 $d_hi n05458 n04249 $g_dpwr $g_dgnd nan2x_u42 n05206 n02591 n02192 $g_dpwr $g_dgnd and2x_u64 n05458 n04018 n04013 $g_dpwr $g_dgnd nan2x_u62 n07944 n05458 n02489 $g_dpwr $g_dgnd or2x_u38 n04274 n02385 n01795 $g_dpwr $g_dgnd and2x_u70 n05458 n04630 n05206 $g_dpwr $g_dgnd nan2x_u43 n02591 n04630 n02308 $g_dpwr $g_dgnd and2* resuming shiyan1-schematic1-chy.sim.cir *.end* 06/25/12 15:42:53 * pspice 9.2 (mar 2000) * id# 1 * * profile: schematic1-chy g:shiyan1-schematic1-chy.sim * digital gate model parameters2. 利用四个74ls161芯片级联构成同步十六位二进制计数器的结构图：时序波形图如下： 以上的仿真时间为0600us，但是只能显示前10位的二进制时序波形，故需要改变横轴的仿真时间取值范围。所以要在菜单analysis中修改仿真横轴时间的取值范围，例如增加至0-10000us，相应减小脉冲的周期。使时序波形图能完整的把16位二进制的时序图表示出来。上图可知当十六位均为1时，rco4也为1，显示其最大的计数量程。上图因脉冲周期过小的关系，后六位的时序不够清晰，单独查看后六位的时序波形有：在为了得到完整的十六位计数波形时，修改时间范围的同时也应注意其他参数的修改，如clear:第一次仿真范围是0-600时，设置的高电平清零无效的时间是延迟到600us ,但是若修改了横轴取值时间范围时，忘记修改clear信号源的延迟时间范围的话，会造成计数范围缩小，引起结果的失真：故在设置参数时，应使clear在计数时间均保持高电平无效状态.该仿真的输出文本output profile为：* creating circuit file shiliuwei-schematic1-jilian.sim.cir * warning: this automatically generated file may be overwritten by subsequent simulations*libraries: * local libraries :* from pspice netlist section of d:program filesorcadpspicepspice.ini file:.lib nom.lib *analysis directives: .tran 0 10000us 0 1u .probe v(*) i(*) w(*) d(*) noise(*) .inc .shiliuwei-schematic1.net * including shiliuwei-schematic1.net * source shiliuweix_u1 cp tp tp clear tp m_un0001 m_un0002 m_un0003 m_un0004 q0 q1 q2 q3+ n03561 $g_dpwr $g_dgnd 74161 params:+ io_level=0 mntymxdly=0u_dstm1 stim(1,1) $g_dpwr $g_dgnd tp io_stm io_level=0 + 0 1+ +.5us 1+repeat forever+ +.5us 1+ +.5us 1+ endrepeatx_u2 cp tp n03561 clear tp m_un0005 m_un0006 m_un0007 m_un0008 q4 q5 q6+ q7 n03665 $g_dpwr $g_dgnd 74161 params:+ io_level=0 mntymxdly=0u_dstm2 stim(1,1) $g_dpwr $g_dgnd cp io_stm io_level=0 + 0 0+ +.02us 1+repeat forever+ +.02us 0+ +.02us 1+ endrepeatu_dstm3 stim(1,1) $g_dpwr $g_dgnd clear io_stm io_level=0 + 0 0+ +20us 1+repeat forever+ +9995us 0+ +20us 1+ endrepeatx_u3 cp tp n03665 clear tp m_un0009 m_un0010 m_un0011 m_un0012 q8 q9+ q10 q11 n01744 $g_dpwr $g_dgnd 74161 params:+ io_level=0 mntymxdly=0x_u4 cp tp n01744 clear tp m_un0013 m_un0014 m_un0015 m_un0016 q12 q13+ q14 q15 n01959 $g_dpwr $g_d