电路设计指导书范文.doc

电路设计指导书范文 电路设计指导书一实验目的通过设计一个数字频率计和二选一电路来学习用MAX+PLUS II设计逻辑电路的全过程（包括输入方法、编译、生成符号文件、模拟和下载等步骤）了解如何使用PLD器件。 二实验电路数字频率计与二选一电路，电路图如下三个D触发器构成可自启动的环形计数，Q3Q2Q1的状态转换的有效循环如下001011111110100001计数显示自动清0计数以往这样一个电路是用TTL中小规模IC芯片来实现的，需要进行芯片间的连线，这就有可能引入外部干扰，接触不良等问题，并且连线的准确性也不能确保，一旦出了错又不易更正，还很可能造成元器件的损坏。 而用MAX+PLUS II设计电路并将其装入到一块PLD器件中，就可将外部干扰减到很小，使电路的可靠性得到大大提高，又能通过模拟器对电路进行仿真，还可通过分析器对错误进行分析，从而确保电路的逻辑功能符合要求。 把一个电路集成在一片芯片上，这一点也十分符合目前世界上将产品小型化的趋势。 三、实验步骤ch1CTL cp闸门译码显示计数器（7490按8421码计数）Q3=RD D3Q2Q2RD D2Q1Q1RD D1Ch2clear双击MAX+PLUS2的图标启动编程软件MAXPLUSII输入设计项目名字点击File选project选Name，用键盘输入设计项目名字和该项目存放路径用Graphic Editor数字频用Text Editor二选一电路，率计电路，保存为.gdf文件。 保存为.tdf CompilerSimulator用Symbol Editor生成相应的符用Symbol Editor生成相应的符号文件保存为.sym。 号文件保存为.sym再用Graphic Editor将上面生成的两个符号文件合成一个顶层文件,保存为.gdf文件。 用Compiler编译顶层文件fileprojectSave&Compile用Simulator来仿真与顶层文件相对应的电路的逻辑功能。 将编译好的顶层文件下载到所选定的ALTERA器件FEP10K10中下载前先分配管脚点击Floorplan Editor进入分配管脚界面，若见到的是芯片的结构图，则需在结构图上双击左键切换到管脚分配界面。 给ALTER器件加上输入信号，设法观察其输出信号，如若输入输出满足所设计的逻辑关系，实验即告完成。 再将此顶层文件设定为项目中的当前文件fileProjectSet Projectto CurrentFile选择所用芯片AssignDevice选中要用的芯片例如EPFX10K10LC84-4一用原理图输入法输入所设计的电路1.指定设计项目名称在File菜单中选择Project Name项；注意:每一个设计必须有项目名称，项目名称须与设计文件的名称相匹配。 2.建立新文件,并选择图形器步骤如下在File菜单中选择New，然后选择Graphic Editorfile。 3.在图形器窗口中的空白处,双击鼠标左键,出现符号输入对话框(Symbol Libraries中的子目录也同时出现)选中要输入的器件。 移动符号用鼠标左键单击所选目标，激活后用鼠标可拖动之；Rotate、Copy、Paste、Cut、Delete器件符号激活后单击鼠标右键实现。 4.制作输入、输出引脚在空白处双击鼠标左键,出现Enter Symbol对话框，在符号名框中键入input，然后OK。 利用Copy和Paste制作其余input引脚。 然后用同样的方法再制作output引脚。 5.更改输入、输出引脚名称:用鼠标左键激活引脚，再按右键,出现下拉菜单,选中更改名称一栏,然后在引脚名称文字处键入引脚名。 6.制作引脚和符号间的连线在两个端口之间连线方法:将鼠标移到其中一个端口上，这时鼠标指示符自动变为“+一直按住鼠标的左键并将鼠标拖到第二个端口，然后放开左键，则一条连线就画好了。 若要删除一条连线,则单击之成激活状态,然后按Delete键或?键都可以。 （注意，不可以通过选中图形窗口左列的画线按钮画引脚连线，因为那样画出的是文本线。 7将画好的电路图存盘备用，filesave所存文件的扩展名为.gdf。 二设定将要用到的芯片和对电路进行编译1设定项目中的当前文件。 先打开需要编缉的文件，再顺序点击FileprojectSet toCurrent file即可。 2.设定CPLD芯片的型号选择主菜单中的AssignDevice，取消Show OnlyFastest SpeedGrades的设定，选中将要用到的芯片，例如选中FLEX10K中的EPF10K10LC84-4(84个引脚、59个可用I/O脚，工作速度不算快)。 3。 依次点击FileprojetSave&Compile后，立即出现编译窗口并自动开始编译。 若在编译中发现错误，则需先点击“确定”按钮，再到MessagesCompile框中双击错误信息，程序会自动转到文件出错处。 改正错误，重新编译。 具体操作步骤三逻辑电路的仿真先绘制波形图为仿真做准备。 1.选择FileNew,再选择Waveform EditorFile,从下拉列表框中选择.scf扩展名。 2.选择Node菜单中的Enter NodesFrom SNF(模拟器网表文件);再选择List,则在Available Nodes&Groups对话框中列出所有可用节点的名称，点击向右箭头?把要仿真的节点送到Selected Nodes&Groups右窗口。 再点击OK。 3.设置网格，在Option菜单中选择Grid Size,键入10ns或40ns(或默认值为40ns)。 4设定输入信号波形。 在波形图区域按下左键并拖拉，以选定需要设定信号的范围，再选择左边快捷栏按钮，设定该波形。 然后点击Filesave保存波形图，该文件的扩展名为。 .scf(网表通道文件）5设置仿真时间，点击FileEnd TIME.4.在底层图器中分配与锁定CPLD器件的引脚在主菜单中的Max+Plus下，选择Floorplan Editor进入分配管脚界面,再将Unassigned Nodes&Pins中的输入和输出端,逐一地用鼠标左键拖拉,并放置在CPLD器件的相应引脚处即可；也可能选择Floorplan Editor后，首先看到的是芯片结构图，此时只要在芯片结构图范围内双击左键就可切换到分配管脚界面7.选择FileProjectSave,Compile&Simulate,然后再从SCF中打开，得到仿真的输出波形，校验其结果是否正确。 或点击MAXPLUS-下的simulatorstart进行仿真。 8由于编译后会自动生成模拟器时序网表文件.snf,所以只要点击MAXPLUS-下的Timing Analyear就可进行三种模式的时间分析；1）分析源节点和目标节点间的延时Delay matrix。 2）分析时序电路的性能，例如电路的最大作频率等Registered Performance.3）建立/保持时间分析setup/hold timinganalyear。 四、将编译、仿真后的文件下载到CPLD芯片下载操作依所用的开发系统的不同而不同。 以下条款适用于清华电工电子学教学实验中心的实验设备。 1.将RS-232连接线的插头接到CPLD下载板的RS-232接口的插座上，并且接好下载板上的直流电源。 (注意在断电的情况下插、拔RS-232的插头)2.运行在Windows窗口下的10K10系列的下载程序DNLD10.EXE；3.在Option菜单中选择串口2或者1；4.下载程序按ADD键将选好的电路文件下载到SE2PROM。 下载到SE2PROM中的电路文件中带*者为当前