AMBA协议总结.docx

1 基于AMBA的微控制器结构基于AMBA的微控制器典型地由一个高性能系统中枢总线（AHB或者ASB）组成，能够支持外部存储器带宽，包括CPU片上存储器和其他直接数据存取（DMA）设备。这条总线为上述单元之间大多数的传输提供高带宽接口。在这条高性能总线上也有一个桥接器以连接低带宽的APB，而在APB上连接着大多数的系统外设。图 1 基于AMBA的典型微控制器1.1 AHB总线架构图 2 AHB结构框图AHB系统设计包括以下的成分： AHB主机 总线主机能够通过提供地址和控制信息发起读写操作。任何时候只允许一个总线主机处于有效状态并能使用总线。 AHB从机总线从机在给定的地址空间范围内响应读写操作。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。 AHB仲裁器总线仲裁器确保每次只有一个总线主机被允许发起数据传输。即使仲裁协议已经固定，任何一种仲裁算法，比如最高优先级或者公平访问都能根据应用要求而得到执行。 地址、写数据总线多路选择器地址、写数据总线多路选择器根据Hmaster总线仲裁结果进行主机地址、写数据的选通输出。 AHB译码器AHB译码器用来对每次传输进行地址译码并且在传输中包含一个从机选择信号。所有AHB执行都必须仅要求有一个中央译码器，从而进行从机的选通。 读数据、响应总线多路选择器读数据、响应总线多路选择器根据Hsel信号从机选通信号，进行读数据和响应信号的选通输出。 APB桥APB桥是AMBA APB中的唯一总线主机。另外，APB桥也是AHB总线中的一个从机。其实现AHB总线到APB总线的转换。1.2 本设计支持模式 Hburst中支持单一传输、未定长度增量突发、定长增量突发，不支持回环突发模式。 Hresp不支持Retry、Split模式。 仲裁中，不支持未定长增量突发提前终止。 传输数据大小支持字节、半字、字传输。 不支持保护控制Hprot3:0。 不支持锁定传输Hlock。1.3 可配置参数表 1 AHB可配置参数可配置参数说明ARM_SIZE传输数据位宽ARM_BURST传输模式ARM_INCRNUM非定长突发长度MASTER0_2Master地址SLAVE0_2Slave地址PSLAVE0_2Pslave地址注：Haddr31:28,AHB slave地址。Haddr27:24,APB slave地址。2 AMBA AHB总线分模块2.1 AHB总线Wrapper表 2 AHB Master写Wrapper接口信号名方向作用Clk输入提供AHB时钟Arm_reqx输入Master请求总线信号Arm_en输出总线授予，请求主机发送地址数据Arm_wdata输入提供传输数据Arm_addr输入传输地址Arm_write输入对/写请求信号注：Arm_addr和Arm_data相位相同。表 3 AHB Slave Wrapper接口信号名方向作用Ram_addr输出Slave与外部的地址Ram_wdata输出Slave与外部的写数据Ram_write输出Slave与外部的写使能Ram_read输出Slave与外部的读使能Ram_rdata输入Slave与外部的读数据注：Ram_addr和Ram_wdata相位相同。Ram_rdata晚于Ram_addr一个时钟周期。2.2 AHB主机典型的一个AMBA系统设计者应该使用预先设计的总线主机因此就不需要关注总线主机接口的细节。图 3 AHB主机接口图 4 AHB主机传输时序AHB主机状态跳转流程： 主机模块设计中，主要包括以下几个状态：空闲Idle，总线请求Req,非连续传输Nonseq,连续传输Seq,非定长突发Nonfix。 主机在Req状态向Arbiter进行总线请求，在收到Arbiter的Hgrantx信号，且当前Hready为高时跳转到Nonseq进行Single数据传输； 在Nonseq状态下判断Burst模式，如为定长突发，跳转至Seq,若为非定长突发，跳转至Nonfix； Seq下进行突发长度计数，计够则跳转Idle，Seq下地址输出对Hready进行判断，当采样到Hready为高时，进行地址的自加，在Seq下不需进行总线请求； Nonseq下进行非定长突发传输，Nonseq下地址的自加需要判断Hready和Hgrantx_reg需要一直进行总线请求。注：AHB总线上地址和数据遵从流水线传输，数据晚于地址一个时钟周期。在地址输出之后的一个周期，如果Hready为高，则进行数据的输出。注：在对APB bridge进行读操作时，因为Haddr有效后第二个时钟才会有数据输出，和AHB下第一个时钟输出数据不一致，故需要特别考虑。注：在突发模式下进行计数时，应在Hready为高时进行计数加1.注：在状态跳转中需要判断Hready信号，因为总线上地址和数据的跳变需要在Hready为高时才能进行。 传输类型Htrans1:0实例图 5 传输类型Htrans1:0实例 突发操作Hburst2:0图 6 四拍增量突发图 7 未定长度的突发图中表示两个突发：两个传输在地址0x20处开始，半字传输地址增加为2；三个字传输在地址0x5C,字传输地址增加为4。 从机可以通过Hready信号可以延长数据。当该信号为低时导致在传输中插入等待状态同时允许从机有额外的时间提供或者采样数据。 在传输中从机通过响应信号来表示状态，Hresp1:0:OKAY: OKAY响应用来表示传输进展正常且当Hready变高时表示传输成功完成。ERROR: ERROR响应表示一个传输错误并且传输失败。 传输大小Hsize2:0传输大小被用来和Hburst2：0信号一起决定回环突发的地址边界。 地址译码从机只能在Hready信号为高时采样地址和控制信号以及Hselx，Hselx为高表示当前传输已经完成。能够分配给单个从机的最小地址空间是1KB,所有总线主机必须被设计为不能执行超过1KB地址边界的增量传输，因此确保了一个突发决不能超过地址译码的边界。图 8 地址译码2.3 AHB从机从机使用一个来自译码器的Hselx选择信号以确认何时响应总线主机。所有传输要求的其他信号，例如地址和控制信息，将有总线主机产生。图 9 AHB从机接口AHB从机状态有以下几个:Idle,Write,Read,Error_1,Eeeor_2状态。Hsel根据Haddr进行选择。 Idle下，当Hsel选通，且为读时，跳转至Read状态，当为写时，跳转至Write态，当Hresp为ERROR时，跳转至Error_1； 在Read态下，若Hsel选通，Hready为高，且为写时，跳至Write; 在Write下，若Hsel选通，Hready为高且为读时，跳至Read； Error_2下，若选通，且为写时，跳至Write,若为读，跳至Read。注：在Hsel为高时，对地址进行锁存。在Hsel_reg时，对写数据进行锁存。注：在读状态下，若Hready为高，且选通状态下，对读数据输出。图 10 AHB从机时序 传输响应Hresp1:0典型的从机将会用Hready信号来在传输中插入适当数量的等待状态，而传输在Hready为高时完成并且给出OKAY响应，表示传输成功完成。在系统中如果有包含一个存储器映射并未完全填满的情况时应该设置一个额外的默认从机以在访问任何不存在的地址空间时提供响应。如果一个非连续或者连续传输试图访问一个不存在的地址空间时，这个默认从机应该提供一个ERROR响应。空闲或者忙传输访问不存在的空间应该给出一个零等待状态的OKAY响应。2.4 AHB仲裁器在AMBA系统中，每个总线主机有一个请求（Request）/授予（Grant）接口连到仲裁器，并且仲裁器使用一个优先权分配方案来决定哪个总线主机是当前请求总线的主机中优先级最高的。在没有主机请求总线并且仲裁器将访问总线授予一个默认的主机。因此，如果一个主机并没有请求访问总线那么它驱动传输类型Htrans来表示空闲传输。每个主机也可以用来表示主机请求独占总线访问的Hlockx信号。图 11 AHB仲裁器接口AHB仲裁器有以下几个状态： 默认态Default，锁定传输态Locked，固定传输态Fixed,额外态Extra，总线移交态Handover。 Default态下，当Hgrantx为1时，判断Hburst，当Hburst为定长Burst时，跳转至Fixed,当Hburst为非定长或Single时，跳转至Handover，若为锁存传输时，跳至Locked; 在Fixed态下，在倒数第一个地址输出时，跳转至Handover； 在Handover下，当有总线移交Hgrantx且为定长突发时，跳转至Fixed,若有Hgrantx且为非定长或者Single时，跳至自身，否则跳至Default。 当为Locked时，需要额外的一个缓冲周期Extra。注：仲裁器对Hbursteq1和Hbursteq2进行优先级仲裁后，Hgrant不能立刻改变，必须在空闲Default或者总线移交状态Handover改变。注：Hgrant输出时，用组合逻辑判断change_en。注：Hmaster晚于Hgrant一个周期转变。注：设计中使用组合逻辑almost_finished,计数到N-1，若用时序逻辑则N-2。图 12 AHB主机仲裁时序图 13 AHB仲裁器分块时序图 14 数据总线所有权移交过程2.5 AHB地址、写数据总线多路选择器在此Hready为高时，根据Hmaster进行地址的选通；由于流水线结构，故写数据需在地址之后一个周期输出，故将Hmaster延时一拍，若此时Hready为高，则进行写数据总线的切换。2.6 AHB译码器在AMBA系统中译码器被用来执行集中的地址译码功能，通过使它们独立于系统的存储器映射，可以提高外设的移植性。根据地址Haddr对从机选通Hsel。图 15 AHB译码器接口图 16 AHB译码器时序2.7 AHB读数据、响应多路选择器根据Hsel的选通进行读数据和响应信号的总线切换。由于流水线结构，读数据输出晚于Hsel一拍，故在Hready为高时，对Hsel延时，从而对对数据、响应信号的总线切换输出。2.8 APB桥高级外设总线（APB）是高级微控制器总线系统（AMBA）的总线层次的一部分并且为降低功率消耗和接口复杂性做了优化。APB桥接单元将系统总线传输转换成APB传输并实现下列功能： 锁存地址并使之在整个传输期间有效。 译码地址和产生一个外设选择信号Pselx，在一个传输期间只有一个选择信号有效。 对于写传输驱动数据到APB上。 对于读传输驱动APB数据到系统总线上。 为传输产生一个时序选通信号Penable。图 17 APB桥APB桥状态如下： 空闲Idle,AHB地址写延时W_Latch,单数据APB写选通W_Setup,单数据APB写使能W_Enable,突发写选通BurstW_Setup,突发写使能BurstW_Enable,读选通R_Setup,读使能R_Enable。 Idle态下，当Hsel选通后，若为写则跳至W_Latch进行Haddr地址锁存，若为读，则跳至R_Setup模态； 在W_Latch态下，进行单数据和突发模式的判断，单数据跳至W_Setup,突发模式跳至BurstW_Setup态； 在W_Enable态下，若下一时刻为读，则跳至R_Setup态； 在R_Enable态下，若Hready为高，且选通Hsel下，若为读，则跳至R_Setup态，若为写,则跳至W_Latch态； 在BurstW_Enable态下，若下个时刻还是写，则跳至BurstW_Setup，否则跳至Idle。注：W_Enable跳至R_Setup态(写到读的切换)的判断条件是经W_Setup和W_Enable延时Hsel和Hwrite两拍后的变量Read_next_sel_reg和Read_next_reg。注：BurstW_Setup下，若上个状态在W-Latch和BurstW_Enable下锁存的地址Paddr不同。注：R-Setup下，上个状态是R_Enable,Idle和W_Enable下锁存的地址Paddr不同。注：APB总线不支持Hready延长总线周期，故在地址Paddr的下个周期Pdata有效。图 18 突发读模式3 AMBA代码仿真3.1 SINGLE写Master1未申请总线，Master2为SINGLE写模式。3.2 Burst写Master1为定长突发模式INCR16；Master2为未定长突发，突发长度为7。3.3 总线仲裁Hmaster1和Hmaster2同时进行总线请求，H