EDA技术与VHDL(复习提纲).doc

EDA技术与VHDL第1章概述第2章PLD硬件特性与编程技术第3章VHDL基础1. 实体的概念？程序元件图2. 结构体的概念？程序逻辑电路3. P42页图3-2对应的逻辑表达式是什么？为什么能够实现2选1多路选择器？4. 2选1多路选择器的3种实现方法？真值表逻辑表达式逻辑电路图程序？5. P44页图3-3/mux21a功能时序波形的理解？6. 标识符能用关键词起名，也能用EDA工具库中预定义的元件名起名？7综合的作用或意义？8. 可综合的端口模式分别是？数据的流动方向和方式？9. INOUT、BUFFER的区别？10什么是RTL?11什么是VHDL的RTL描述？ 12在VHDL中，所有合法的顺序描述语句都必须放在进程语句中？13通常要求将进程中所有的输入信号都放在敏感信号表中？14试叙述进程的“启动-运行”过程？15在一个结构体中只能包含一个进程语句结构？16所有进程语句都是并行语句？17任一进程PROCESS内部语句结构属于顺序语句？18VHDL代码文件的后缀扩展名是？19建议程序文件名与该程序的实体名一致？20文件名区分大小写吗？21P48页例3-6，D触发器工作原理？22STD_LOGIC数据类型定义的数据有几个？分别是什么？什么含义？综合器支持哪几个数据？23关键词“EVENT”的作用？24假设clock的数据类型是BIT，试解释为什么“clock EVENT AND clock=1 ”表达式是用来对clock的上升沿进行检测？25结合P48例3-6说明，为什么不完整条件语句是构建时序电路的关键？26检测时钟信号上升沿的不同表述方法？(4)&27半加器：真值表逻辑表达式逻辑电路图程序？28全加器电路图？29双横线“-”？30元件例化语句的表达式？例化名和元件名如何理解？PORT MAP（）端口映射语句中的“端口名=连接端口名”，端口名和连接端口名的区分？31试用两种方法设计4位二进制加法计数器？（1：BUFFER；2：SIGNAL）32设计异步复位同步使能十进制加法计数器？（流程图）33“OTHERS=X”中“OTHERS”的作用？34异步、同步的概念？35设计同步并行预置功能的8位右移移位寄存器？P66例3-22（流程图）36为什么该移位寄存器是算数右移移位寄存器？（SRA）37数据对象的种类？38常数定义的格式？常数定义的设计单元？常数的可视性？常数如果分别在程序包、结构体和进程中定义，哪一个的使用范围广？39变量的特点（4）？变量定义的格式？40信号的使用和定义范围？41符号“=”两边的数值总是一致的？判断题：1）信号可以在进程中定义？变量可以在结构体中定义？2）信号和常数都可以在实体、结构体和程序包中定义？3）常数和变量都可以在进程和子程序中定义？4）信号可以在函数和过程中定义？5）变量可以在程序包中定义？6）变量赋值需要延时？变量、信号、常量都可以列入进程的敏感表？7）实体的端口可以列入进程的敏感表？8）信号赋值延时（不指定）需要多长时间？指定延时的格式是？指定延时综合器支持吗？9）实体的端口可以看作一种定义数据流向的隐性信号？10）信号可以看作实体内部的没有定义数据流向的端口？42在进程和结构体的并行语句结构中，信号赋值的区别？43变量和信号在赋值上的异同点？表3-1（行为特性）44结合例3-25和例3-26说明信号与变量在延时特性上的差别？（3）45变量和信号的赋值都需要一个延时？&46. 在进程中，所有赋值语句，包括变量赋值，都必须在一个延时中完成？47在进程中的所有信号赋值是“假”顺序“真”并行？48. 如在进程中存在对同一信号多次赋值，使信号值发生更新的是第一个赋值源？49. 结合例3-28和例3-29说明顺序语句中信号与变量之间的差别？50. 结合图3-20说明例3-30的工作原理？51. IF语句的4种结构？52. 非完整性条件语句时序电路，完整性条件语句组合电路53. 8线-3线优先编码器的设计？&54. PROCESS结构中的顺序语句及其顺序执行过程只是相对于计算机中的软件行为仿真的模拟过程而言？55. PROCESS语句结构如何执行？56. 多数VHDL综合器要求敏感信号表必须列出本进程中所有输入信号名？57. PROCESS语句结构的特点？58. PROCESS为一有限循环语句？&59. PROCESS中的顺序语句具有明显的顺序/并行运行双重性？60. 软件语言中每一条语句的执行是按CPU的机器周期的节拍顺序执行？每一条语句执行的时间是确定的？&61. 在PROCESS中，一个执行状态的运行周期，即从PROCESS的启动执行到遇到END PROCESS为止所花的时间与任何外部因素都无关（从综合结果来看），甚至与PROCESS语法结构中的顺序语句的多少都没有关系，其执行时间从行为仿真的角度看（如果没有设置任何显式的惯性或传输延时），只有一个VHDL模拟器的最小分辨时间，即一个时间；但从综合和硬件运行的角度看，其执行时间是0；与信号的传输延时无关，与被执行的语句的实现时间也无关，即在同一PROCESS中，10条语句和1000条语句的执行时间是一样的，显然，从效果上看，PROCESS中的顺序语句具有并行执行的性质。62. 任何一条信号的并行赋值语句都是一个简化的进程语句，其输入表达式中的各信号都是此进程语句的敏感信号？63. 信号是多个进程间的通信线？&64. 一个进程中只允许描述对应于一个时钟信号的同步时序逻辑？推荐只放置一个含有时钟边沿检测语句的条件语句？65. 在三态控制电路设计中，如何实现三态门禁止输出？注意：Z大写。&66. 固有延时，默认是，是VHDL仿真器的最小分辨时间，并不能完全代表器件实际的惯性延时情况?67. 固有延时模型的赋值语句？68. 传输延时模型的赋值语句？&69. 为什么VHDL仿真器和综合器自动为系统中的信号赋值配置延时量？&70. 延时即仿真软件的最小分辨时间，能满足逻辑排序，从而使并行语句和顺序语句中的并列赋值逻辑得以正确执行？第4章QuartusII使用方法第5章VHDL状态机1. TYPE语句和SUBTYPE语句的格式？（定义新的数据类型，枚举）2. 状态机通常包括几个部分？分别是什么？3. 主控时序进程和主控组合进程的工作原理？4. 一般状态机结构框图？5. 程序状态图？&6. 设计ADC0809的采样状态机？工作时序控制采样状态图状态机结构框图VHDL程序7. 单进程Moore状态机的作用？如何实现？8. 两进程Mealy状态机的组成部分？如何实现？与两进程Moore状态机的区别？9. 直接输出型编码的特点？10. 非法状态的概念及处理（2）？11. VHDL状态机总结（5）？第7章VHDL语句1顺序语句（Sequential Statements）的特点？2顺序语句只能出现在_和_中？3VHDL的6类基本顺序语句？4赋值语句分为两种？3个基本部分？5信号赋值符号和变量赋值符号分别是_和_？6VHDL规定，赋值目标和赋值源的数据类型必须严格一致？1）变量赋值语句中，赋值目标和赋值源的数值总是一致？2）信号赋值语句中，赋值目标和赋值源的数值不总是一致？P707信号、变量的区别？（有效性=定义范围、延迟性）8CASE语句选择值的表达方式？9单个LOOP语句和FOR_LOOP语句的语法格式？ 1）FOR_LOOP语句：循环变量既可以作为赋值源，也可以作为赋值目标？ 2）TO/DOWNTO/RANGE/LENGTH-1 DOWNTO 0（1）;10设计奇偶校验逻辑程序？（偶校验）11循环范围最好以_表示，综合器不支持_的循环？12NEXT的3种语句格式和作用？13NEXT“LOOP标号”的作用？14“NEXT”、“EXIT”的区别？15WAIT语句的作用和4种语句格式？16VHDL规定，已列出敏感信号表的进程中不能使用任何形式的WAIT语句？17VHDL综合器支持的WAIT语句是哪一个？语句格式？名称？满足条件？（2）例7-10（a）18WAIT_UNTIL语句的3种表达方式？19时钟上跳沿的4种表达方式？&20P221页例7-11进程中使用4个“WAIT UNTIL”语句穿插同一信号赋值目标的4个不同赋值语句与不使用“WAIT UNTIL”语句有何不同？使用4个“WAIT UNTIL”语句穿插同一信号赋值目标的4个不同赋值语句：真顺序；不使用“WAIT UNTIL”语句：假顺序，真并行；21P221页例7-12：PROCESS( ).rst_loop：LOOP（复位语句） WAIT UNTIL clock=1AND clockEVENT；（复位语句） NEXT rst_loop WHEN (rst=1)；.END PROCESS;改用“IF_THEN_ELSIF_ENDIF”语句结构如何表达？22“同步复位”用“WAIT_UNTIL”+“IF_THEN_ELSIF_ENDIF”如何表达？P222 异步复位 1）IF RST=1 THENELSIF CLK=1 AND CLKEVENT 2）rst_loop：LOOP ?（复位语句） WAIT UNTIL clock=1AND clockEVENT；（复位语句） NEXT rst_loop WHEN (rst=1)；. 同步复位 1）IF CLK=1 AND CLKEVENT THEN IF RST=1 THEN ELSIF 2）WAIT UNTIL clock=1AND clockEVENT；IF RST=1 THENELSIF 23RETURN语句的两种格式的作用？24. CASE .ISWHEN . =.WHEN OTHERS =NULL; END CASE;在许多情况下选择NULL语句是最佳选择？25. 并行语句（Concurrent Statements）的特点？26. 并行语句内部运行方式分为哪两种？27. 并行语句（综合器支持）主要有几个？哪几个？28. 并行信号赋值语句有几个？哪几个？共同点？每一信号赋值语句都相当于一条缩写的进程语句，如何启动？29. 简单信号赋值语句如何区分顺序、并行？30. 简单信号赋值语句在进程中是顺序语句的并列逻辑部分？31. IF_THEN_ELSIF_ELSE_ENDIFCASE_WHENWHEN_ELSEWITH_SELECT_WHEN分别是顺序还是并行语句？内部运行方式是顺序还是并行执行方式？32. 内部并行执行方式的特点？（3）&33. 内部顺序执行方式的特点？（3）优先级34. 并行选择信号赋值语句和并行条件赋值语句的标点符号？35. 参数传递说明语句（GENERIC语句）和参数传递映射语句（GENERIC MAP语句）的作用？（结合实例）36. 块语句结构的作用和其说明部分的透明性？P232页例7-2337. 元件例化语句中接口表达方式？（2）38. 生成语句的作用？两种形式？39. 74LS373（8位三态锁存器）设计？40. 进程中的IF_THEN_ELSE_ENDIF如何变换成结构体中的WHEN_ELSE？41. FOR_GENERATE语句和IF_GENERATE语句的作用？42. 用n个D触发器如何构成n位二进制计数器？43. 为什么每位D触发器的输出端口Q都需要反相接至其输入端口D并同时接至其高位D触发器的CLK端口？44. 每位D触发器的输出端口Q反相接至其输入端口D的作用？45. 如何实现2的n次方分频？46. 断言语句（包括REPORT语句）的格式？综合器支持吗？断言语句的三部分如何执行？如何区分顺序断言和并行断言语句？47. 属性的特征？综合器支持的属性有哪些（四对半）？预定义属性描述语句的格式？48. NOT（clockSTABLE AND clock=1）语句和（NOT clockSTABLE AND clock=1）语句是等效的？49. 目前常用的VHDL综合器只支持在IF和WAIT语句中使用的EVENT？第8章VHDL结构1实体与设计实体的区别？设计实体=实体+结构体？2子程序的使用方式？子程序体用顺序语句还是并行语句完成算法？3子程序定义的三个位置？4子程序调用N次，所对应的硬件模块在目标芯片中有几个？5函数和过程的语句表达格式都分为“首”和“体”吗？它们在格式上最主要的区别是什么？“首”和“体”在三个定义位置中是否都需要？在三个位置中定义函数和过程，作用是否都一样？6函数名称分为哪两类？函数参量的数据对象是什么？默认是哪个？函数参量、返回值为什么可以不定义端口模式？7函数“首”、“体”定义时放在一起吗？8重载函数的特点？运算符重载函数的功能？9STD_LOGIC_1164程序包中包含哪两对数据类型的转换？10STD_LOGIC_ARITH和STD_LOGIC_UNSIGNED程序包中包含哪对数据类型的转换？11试写出0255范围内的自然数转换成8位二进制数的主要程序部分？（流程图）12过程参数的数据对象和端口模式？默认哪个端口模式？13哪两个数据对象分别在何种端口模式下可以默认？14函数和过程的调用方式有何不同？（结合实例）15过程调用的具体步骤？（结合实例）16调用中的形参与实参的对应关系有哪两种？（结合实例）17 279页例8-13进程中为什么要定义变量，而不直接使用a,b,c,d?为什么要定义成变量而不定义成信号？18设计一个过程用于确定一给定位宽的位矢是否只有一个位是1？（流程图）19VHDL语言的库分为哪两类？常用的三个库是？20IEEE库的八个程序包？属于Synopsys公司的程序包是？21为什么IEEE库及其程序包需要显式表达？22STD库的程序包？为什么STD库及其程序包可以隐式表达？23WORK库及其程序包如何表达？（隐式/显式）24使用什么关键词打开库和程序包？25程序包部分或全部开放的格式？26程序包“首”和“体”如何区别的关键词？函数、过程“首”和“体”如何区别的关键词？27程序包“首”的说明部分包括哪些内容？（结合P285页例8-16）28VHDL配置语句的作用？29整数45_234_287对否？30整数2#1111_1110#对否？31“R”、ERROR对否？32“BOTH”和“both”一样吗？33B“1_1101_1110”、O“15”、X“AD0”中B、O、X各代表多少进制？34标识符的书写规则？（5点） 注意：不能与关键词同名。35下标名的表达式的值如果是不确定值，综合后将产生什么后果？36数据类型不同的常数、信号、变量、函数以及设定的各种参量可以互相传递和作用？37数据类型分成预定义和自定义两种？预定义数据类型一般在哪些库的哪些程序包里？38VHDL综合器支持全部的预定义和自定义的数据类型？39预定义数据类型在哪个库的哪个程序包中定义？40预定义数据类型有哪几个？分别是什么？综合器不支持哪几个数据类型？41字符、字符串和标识符都区分大小写吗？42整数的取值范围用二进制数表示？43VHDL仿真器通常将INTEGER类型作为_处理，VHDL综合器将INTEGER类型作为_处理。44定义整数时，VHDL综合器要求用_子句为所定义的整数限定范围。45实数的取值范围？46时间类型包括_和_两部分。47时间类型的表达上整数和单位之间不需要留空格？48_是VHDL中的最小时间单位。49unsigned、signed数据类型分别是关于什么的运算？50unsigned、signed数据类型共在哪个库的几个程序包中定义？51综合器将unsigned数据类型表示的数值解释为_，最高位是_？52综合器将signed数据类型表示的数值解释为_，最高位是_？53. VHDL仿真器支持一维数组，VHDL综合器支持多维数组？54数组分为哪两类？语句格式分别是？55什么是操作数？什么是操作符？例如：“1+2”中1、2是操作符还是操作数？“+”是操作符还是操作数？56VHDL中的操作符和操作数间的运算注意两点规则？“1.0+2.0”分别符合或不符合哪点规则？57操作符优先级？（结合实例）58BIT_VECTOR、STD_LOGIC_VECTOR参与逻辑运算要注意什么？59逻辑运算中什么情况下不使用括号？60关系运算结果是什么数据类型？61“=、=/”和“、=”的数据类型是否一样？不一样，各是什么？62“=、=/”操作，编译器如何执行？63对于“、=”操作，VHDL的排序判断规则？64不管排序的数组元素是生序还是降序排列，或不一致，都是通过_逐一对元素进行比