P5到SANDY BRIDGE.docx

分享到P5到Sandybridge 历数Intel芯片架构变迁【转】电脑老鸟们可能都还记得二十多年前，大概是从486时代的三大微处理器厂Intel,AMD,Cyrix（后被VIA收购）。这三家为争市场可谓是你追我赶互不相让。大概也就是从那时候起，CPU的核心架构开始受到业界的关注。 其实早在486时代，这三家厂商的产品在性能方面的差距所差无几。主要原因就在于遵循的架构相同所致，而且主频无二。而放在主板上的缓存也没有区别。所以在这一时期，Intel的主要优势主要体现在产能方面，而AMD和Cyrix为了生存，也紧跟Intel。不过最后，Intel通过专利注册，用Pentium力拔头筹，剩下两家，貌似现在也只有AMD能够和Intel勉强抗衡了。革命性的P5架构虽然Pentium这个商标现在看来被划入了低端行列。但是在当年，其所采用的P5架构，可是被奉为一代经典的产品。虽然第一代Pentium 60的综合表现很一般，甚至不比486DX66强多少，但是当主频优势体现出来之后，其性能也就随之发威，将486远远的甩在了后面。Pentium 75、Pentium 100以及Pentium 133一度使Intel在桌面级产品市场上独步天下。而作为竞争对手的AMD和Cyrix显然因为架构上的落后而无法与Intel展开正面竞争，即便是号称“高频486”的Cyrix 5X86也差距甚大，这并非是高主频所能弥补的缺陷。 不过AMD方面也没有坐以待毙，经过K5还算成功的试探之后，又发布了K6处理器，并逐渐衍生出K6-2和K6-3。如果说第一代K6还只能与具备MMX技术的Pentium打成平手的话，那么后续的K6-2和K6-3则凭借架构上的优势使Intel倍感压力。为此，Intel将原本用于Pentium Pro服务器处理器的P6架构用于桌面处理器，并且这一架构一直沿用到Pentium III时代。 沿用到Pentium III的P6架构在Pentium时代，虽然P5带来的优势使得Intel遥遥领先，但是Intel显然并未感到满足。在他们看来，只有在架构上拥有绝对优势，才能彻底击败AMD和Cyrix。于是，Intel将拥有专利保护的P6架构应用到了PentiumII上面，并且不再向AMD和Cyrix授权。P6架构与Pentium的P5架构最大的不同在于，以前集成在主板上的二级缓存被移植到了CPU内，从而大大地加快了数据读取和命中率，提高了性能。AMD和Cyrix由于没能得到P6架构的授权，只好继续沿用旧有架构，这一改变也是的CPU行业产生了地震效应，AMD和Cyrix的市场份额急剧下降。而同期的K6-2+和K6-3，尽管也对Intel构成严重威胁，但是它们所谓的内置二级缓存并非集成在CPU核心中，因此绝对不能算作P6架构，浮点性能也难望P6项背。P6的克星-AMD K7P6独步天下的局面一直持续到了1999年AMD推出了K7以后才宣告结束。实际上，从核心架构的技术角度来看，AMD实际上已经领先于Intel。在同频Athlon与Pentium III的较量中，AMD占据了上风，这与其EV6前端总线以及缓存架构有着很大的关系，而且AMD K7处理器的动态分支预测技术也领先于P6架构。Barton核心的K7处理器 为了摆脱窘境，Intel可谓是煞费苦心。首先是一场主频大战，随后是在Tualatin核心中加入大容量缓存，再加上服务器处理器的SMP双CPU模式，几经周折之后，Intel最终保住了颜面。但是这场混战也为Intel敲响了警钟，核心架构上的劣势迟早会令其陷入彻底的被动局面。基于这些原因，Intel推出了后来饱受争议的NetBurst架构。 饱受争议的NetBurst架构尽管Pentium4后来也算是Intel的一代经典产品，但是在其发展初期可并不是一帆风顺，第一代Willamette核心就饱受批评。对于全新的NetBurst结构而言，发挥强大的性能需要更高的主频以及强大的缓存结构，而这些都是Willamette核心所不具备的。256KB二级缓存显然不足，此时的整体性能受到很大影响。然而令人无法接受的是，Willamette核心的Pentium4 1.5G甚至不如Tualatin核心的Pentium III，甚至Tualatin Celeron在超频后性能也能超过Willamette。 Willamette核心 与Pentium III处理器相比，NetBurst架构的Pentium4在提高流水线长度之后令执行效率大幅度降低，只能依靠大容量的二级缓存和高主频作为弥补方法。不过遗憾的是，频率比AthlonXP 2000高出很多的Pentium4 Willamette 2GHz竟然服服帖帖地败于其下。尽管后续的NorthWood核心凭借512KB二级缓存略微挽回面子，但是当时AMD的K7架构也在发展，Barton核心将Intel陷入了被动。因此，我们可以给出这样一个明确的结论：Intel的NetBurst架构即便是面对AMD K7架构时也乏善可陈。而Intel在后续市场上的成绩，大概也只能归功于其强大的市场调控能力了。否则，今天的霸主大概就是AMD了。 NorthWood核心 流水线与CPU效率的关系当然，后来的Prescott核心依旧是NetBurst架构，而且在高主频的支持下，其性能还是令人满意的。不过由此Intel也将自己的软肋暴露无遗，NetBurst架构过分依赖于主频与缓存，这与CPU的发展趋势格格不入。为了提高主频，NetBurst架构不断延长CPU超流水线的级数。 那么在CPU当中流水线到底是一个什么概念呢？简单的说，它是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由56个不同功能的电路单元组成一条指令处理流水线，然后将一条x86指令分成56步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典Pentium每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。 超标量是通过内置多条流水线来同时执行多个处理任务，其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。例如，起初Pentium4的超流水线就长达20级，随后的Prescott更是提升到31级。超流水线设计的级数越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但是超流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的NetBurst架构就出现了这种情况，虽然它的主频很高，但其运算性能却还在低主频的AMD处理器之下。 虽然Intel对这些问题也是心知肚明，但是NetBurst架构已经迈开脚步，正所谓开弓没有回头箭。为此，Intel唯一的办法就是继续使主频上升，二级缓存扩大。但是后来处理器的发展趋势却未如Intel所愿。主频提升遇到了瓶颈，即便是65纳米工艺，想要在NetBurst架构实现高主频也是极为困难的事情，这意味着NetBurst架构今后将无法继续凭借主频优势与竞争对手匹敌。此外，巨大的缓存容量也是一个负担，这不仅提高了成本，也令发热量骤升。这也使得后排Pentium处理器成为了发热量的代名词，甚至以低热量著称的Celeron D在和同档次AMD处理器竞争的过程中也不占上风。 强弩之末的Prescott核心 Pentium-M成为Intel救世主虽然在桌面级处理器方面Intel被打的喘不过气来。但是在移动市场上Intel却拥有更为强大的控制能力。从486处理器到Pentium M，Intel一直称霸移动处理器市场。而第一代迅驰Pentium M也走出了Intel移动处理器只是桌面处理器的低频低电压版本，然后加上一些节能技术的传统框架。 虽然业界对第一代Pentium M（Banias）褒贬不一，有人认为其仅仅是改良版的Pentium III-M，通过超大容量的二级缓存以及更高的前端总线来提升性能，但是对于移动用户而言，我们看重的仅仅是性能与功耗。Banias的性能已经几乎与Pentium4并驾齐驱，而功耗更是大幅度减小。作为Intel第一款专注移动市场设计的处理器，其成功是勿庸置疑的。而且Banias核心的Pentium M一旦应用到桌面平台并大幅度超频之后，其性能完全压倒了Pentium4，随后Dothan核心的Pentium M将这一神话进行到底。 可以这么说，对比Dothan核心的Pentium M与主流Pentium4错误的架构选择才是Intel在这一局落败的主要原因。业内有人质疑过：Pentium M的核心架构依然是P6，只不过结合了NetBurst架构的前端总线技术，通过减少原先P6微架构下指令编译后的微指令数目来改善指令编译器及处理单元的效能，并且主频和缓存都大幅度加强。 尽管在当时来说，AMD的K7架构十分先进，但是不可否认的是，K7架构基本上与P6架构相差不大。如果K7也配备大容量缓存与主频，那么其性能表现与Pentium M应该所差无几。在很多的测试中也证明了这一点。Intel显然是意识到在当前制作工艺受到限制并且CPU越来越要求低发热量的大背景下，CPU必须提高流水线效率。在仓促之间，Intel选择了P6架构来简单应付。得益于强悍的市场调控能力和相关技术的领先，Pentium M最终站稳脚跟，继而创造了“迅驰神话”。事实上，迅驰的空前成功同样令Intel感到痛楚，那就是更显得桌面NetBurst架构的软弱，壮士断臂的举措已经不止一次在Intle的高层会议上被提上议程。 一代经典的Core微架构Core微架构 NetBurst宝刀已老，Intel将拿什么来维持局面呢？Core微架构应运而生。其实，迅驰III中的Yonah移动处理器已经具备Core核心架构的技术精髓。在随后Intel正式公布的Core核心架构：未来台式机使用Conroe，笔记本使用Merom，服务器使用WoodCrest，这三款处理器全部基于Core核心架构。 1流水线效率大幅度提升Core架构的处理器将超流水线缩短到14级，这将大幅度提升整体效率，令CPU避免出现“高频低能”的尴尬现象。然而Core架构采用的四组指令编译器更成为人们关注的焦点，这与Pentium M处理器有些类似。所谓四组指令编译器，就是指能够在单一频率周期内编译四个x86指令。这四组指令编译器由三组简单编译器（Simple Decoder）与一组复杂编译器（Complex Decoder）组成。四组指令编译器中，仅有复杂编译器可处理最多由四个微指令所组成的复杂x86指令。如果不幸碰到非常复杂的指令，复杂编译器就必须呼叫微码循序器（Microcode Sequencer），以便取得微指令序列。为了配合超宽的编译单元，Core架构的指令读取单元在一个频率周期内，从第一阶指令快取中，抓取六个x86指令至指令编译缓冲区（Instruction Queue），判定是否有符合宏指令融合的配对，然后再将最多五个x86指令，交派给四组指令编译器。四组指令编译器在每个频率周期中，发给保留站（Reservation Station）四个编译后的微指令，保留站再将存放的微指令交派（dispatch）给五个执行单元。 2全新的整数与浮点单元从P6到NetBurst架构，整数与浮点单元的变化还是相当明显，不过如今Core架构的变化也同样不小，只是部分关键技术又改回P6架构时代的设计。Core具备了3个64bit的整数执行单元，每一个都可以单独完成的64位整数运算操作。这样一来Core就有了一套64bit的复杂整数单元（这一点和P6核心的CIU相同），以及两个简单整数单元用来处理基本的操作和运算任务。但是非常特别是的是，3个64bit的整数执行单元中的一个简单整数单元和分支执行单元将会共享端口。该端口处的简单整数单元将和分支单元共同完成此处的宏指令结合的任务。 能够独立完成64bit整数运算对Intel x86处理器来说还是头一回，这也让Core得以走在了竞争对手的前列。此外，64bit的整数单元使用彼此独立的数据端口，因此Core能够在一个周期内同时完成3组64bit的整数运算。极强的整数运算单元使得Core在包括游戏、服务器项目、移动等方面都能够发挥广泛而强大的作用。3数据预读机制与缓存结构Core 架构的预读取机制还有更多新特性。数据预取单元经常需要在缓存中进行标签查找。为了避免标签查找可能带来的高延迟，数据预取单元使用存储接口进行标签查找。存储操作在大多数情况下并不是影响系统性能的关键，因为在数据开始写入时，CPU即可以马上开始进行下面的工作，而不必等待写入操作完成。缓存/内存子系统会负责数据的整个写入到缓存、复制到主内存的过程。此外，Core 架构使用了Smart Memory Access算法，这将帮助CPU在前端总线与内存传输之间实现更高的效率。Smart Memory Access算法使用八个预取器，这种预取器可以利用推测算法将数据从内存转移到二级缓存，或者从二级缓存转移到一级缓存，这对于提高内存单元性能以及缓存效率都是很有帮助的。 Core 架构的缓存系统也令人印象深刻。双核心Core 架构的二级缓存容量高达4MB，且两个核心共享，访问延迟仅12到14个时钟周期。每个核心还拥有32KB的一级指令缓存和一级数据缓存，访问延迟仅仅3个时钟周期。从 NetBurst 架构开始引入的追踪式缓存（Trace Cache）在 Core 架构中消失了。NetBurst 架构中的追踪式缓存的作用与常见的指令缓存相类似，是用来存放解码前的指令的，对 NetBurst 架构的长流水线结构非常有用。而 Core 架构回归相对较短的流水线之后，追踪式缓存也随之消失，因为 Intel 认为，传统的一级指令缓存对短流水线的 Core 架构更加有用。当然，如今的缓存结构还仅仅是Core 架构的最低版本，随着未来核心改进，缓存结构只会变得越来越强。 4双内核处理器也是从那个时代起，双内核逐渐走入了我们的视野。虽然其后Intel的双核心一直饱受争议，原因便是其实质仅仅是封装两个独立的内核，互相之间的数据传输甚至还需要通过外部总线，这令效率大幅度降低。而Core 架构的设计将会令怀疑者闭嘴：其二级缓存并没有分成两个单独的单元，而是两个核心共享缓存。这一点非常重要，它说明Core并不是简单地将两个核心拼在一起。当然，Core架构的优势还不仅仅是这些，还包括降低功耗的Intelligent Power Capability技术以及优化多媒体性能的Advanced Digital Media Boost技术。Core架构的设计理念应该说非常正确，在摒弃主频至上策略之后，Intel终于回到正轨。Core改进版的Nehalem架构简单说来，Nehalem还是基本建立在Core微架构（Core Microarchitecture）的骨架上，外加增添了SMT、3层Cache、TLB和分支预测的等级化、IMC、QPI和支持DDR3等技术。比起从Pentium 4的NetBurst架构到Core 微架构的较大变化来说，从Core 微架到Nehalem架构的基本核心部分的变化则要小一些，