EDA实验项目一、二.doc

实验一 组合逻辑电路的VHDL设计(1) 实验目的：熟悉Quartus的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。(2) 实验内容1：用VHDL语言设计2选1多路选择器。提示：参考例3-1。要求：首先利用Quartus完成2选1多路选择器的文本编辑输入和编译、仿真测试等步骤，给出时序仿真波形。选择目标器件EP1C3，建议选实验电路模式5，如附图1所示。用键1(PIO0，引脚号为1)控制s；a和b分别接clock0(引脚号为93)和clock2(引脚号为17)；输出信号y接扬声器speaker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock2接8Hz信号。引脚锁定后进行编译、下载和硬件测试实验，通过键1控制s，可使扬声器输出不同音调。(3) 实验内容2：将此二选一多路选择器看成是一个元件mux21a，利用元件例化语句描述图2所示电路，并将此文件放在同一目录中。图2 双2选1多路选择器以下是部分参考程序：. COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ；. u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ;要求：首先利用Quartus完成2选1多路选择器的文本编辑输入和编译、仿真测试等步骤，给出时序仿真波形。然后进行引脚锁定以及硬件下载测试。选择目标器件EP1C3，建议选实验电路模式5（附图1），用键1(PIO0，引脚号为1)控制s0；用键2(PIO1，引脚号为2)控制s1；a3、a2和a1分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号outy仍接扬声器spker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调。(4) 实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。附图1 实验电路结构图NO.5实验二 时序电路的VHDL设计(1) 实验目的：熟悉Quartus的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。(2) 实验内容1：用VHDL语言设计D边沿触发器。提示：参考例3-6。要求：首先利用Quartus完成D边沿触发器的文本编辑输入和编译、仿真测试等步骤，给出时序仿真波形。然后进行引脚锁定以及硬件下载测试。选择目标器件EP1C3，建议选实验电路模式5 (3) 实验内容2：用VHDL语言设计D锁存器。提示：参考例3-14。要求：首先利用Quartus完成D锁存器的文本编辑输入和编译、仿真测试等步骤，给出时序仿真波形。然后进行引脚锁定以及硬件