Low Power IC Design Guide.doc

目录 低功耗电路设计技巧 5 一 前言 5 二 低功耗综述 5 三 不同层次的低功耗分析 5 四 系统级低功耗设计 7 4 1 电源缩放技术 7 4 2 低功耗的 IP 选择 8 4 3 采用并行处理减低功耗 9 4 4 采用流水线技术以减低功耗 10 4 5 采用状态编码 10 4 6 采用低功耗算法 10 4 7 系统级时钟跳频技术 10 五 逻辑设计级低功耗 11 5 1 插入门控时钟 11 5 2 操作数隔离技术 13 5 3 插入缓存 buff 13 5 4factoring 技术 14 5 5Cache 的低功耗设计 14 六 总结 15 Figure contents 表格 1 低功耗设计方法 6 图 1 固定电压域 7 图 2 多电压域 7 图 3 多电压域自适应 8 图 4 模块状态功耗 8 图 5 串行计算框图 9 图 6 并行计算框图 9 图 7 流水操作框图 10 图 8 门控时钟方案 11 图 9 使能 载入 模式 12 图 10 操作数隔离 13 图 11 插入缓存 buff 14 图 12factoring 技术实例 14 低功耗电路设计技巧 一 前言 正如 Intel 所称 功耗问题是决定摩尔定理能否继续适用的唯一因素 CMOS 电路中 功耗分为动态功耗和静态功耗 静态功耗是电路不工作时消耗的功 耗 动态功耗是当电路活动时候消耗的功耗 低功耗设计贯穿在 IC 设计的整个 流程 二 低功耗 综述 在系统级 进行软硬件划分时 可以考虑哪种划分方案可以节省功耗 可以 采用并行运算 流水线等手段降低功耗 可以采用多电压设计方案来降低功 耗 还可以设置省电模式 以便在系统不工作的时候降低功耗 在寄存器传输级 可以通过门控时钟 操作数隔离等技术来降低功耗 逻辑综合时 可以考虑采用插缓冲 相位分配等技术降低功耗 在布局布线时 可以将翻转率高的节点用寄生电容较小的金属线来布线等 以减少整体功耗 在工艺上 可以考虑通过新材料 新封装等技术来降低功耗 三 不同层次 的低功耗 分析 对于一个 IC 电路或则集成模块来说 功耗大体可以分为以下三个部分 对负载进行充放电引起的翻转功耗 1 瞬态短路功耗 1 翻转功耗也是 IC 中电路 running 时候的主要功耗 本文所讨论重点是集中在动态电路功耗上进行展开 对于瞬态短路功耗和漏电流功耗不是本文的主要内容 泄露功耗 翻转功耗可以通过降低电压 降低负载电容 减小翻转率 降低时钟频率等 进行降低 而短路功耗是由于 晶体管翻转时 电源与地之间会存在瞬时短 路 通过使输入 输出的转换时间匹配 可以使整个电路的短路功耗达到最 小 静态功耗是有漏电流引起的 通过高阈值器件等新材料可以减低静态功 耗 下表列出 IC 设计各个层次低功耗技术 表格表格 1 低功耗设计方法低功耗设计方法 设计层次低功耗设计方法 系统级 尽量选择低电压 多电源供电 动态电源缩放技术 选择低功耗算法 并行处理 以减低时钟频率 采用多种工作模式 逻辑设计 对状态机选择合适编码 采用时钟门控方案 操作数隔离技术 预计算 综合时候低功耗技术 插缓冲器 相位分配 引脚互换 去毛刺综合 工艺映射 采用多阈值的电压综合技术 对于非关键路径上的单元 用高阈值器件 对于关键路径单元 采用低阈值器件 电路级改变电路结构 降低信号摆幅 利用晶体管堆垛效应的自反偏技术 版图级低功耗时钟树生成技术 对于翻转点较高的节点 用低寄生电容的布线层来布线 工艺级采用高介电常数的材料 以减低栅极漏电流等 本文以前端设计为基点 着重介绍前段设计架构和编码过程中一些低功耗技 术的使用 四 系统级低功耗 设计 系统级低功耗设计在 IC 的功耗控制上贡献率是最大的 最有效的 下面主要 对以下几种系统级低功耗设计进行技术介绍 4 1 电源 缩放技术 在系统设计时 采用低电压方案可有有效减少功耗 但是会引起性能下降 为了不显著影响性能 可以采用多电压设计方案 多电压设计方案主要有以下几种形式 PD A 1 2v 120mhz PD B 1 5v 200mhz PD C 3v 500mhz a 图图 1 固定电压域固定电压域 PD A 1 2v 120mhz PD B 1 5v 200mhz PD C 3v 500mhz b PD B 1 5v 200mhzCtrler 编 程 图图 2 多电压域多电压域 A B C c 电压调控 模式控制 MoniterMoniter Moniter 图图 3 多电压域自适应多电压域自适应 a 各电压区域有固定的单一电压 b 各电压区域有固定的多个电压 由软件选择哪个电压 c 自适应方式 各电压区域有可变的电压 由软件选择何种电压 在划分电压区域时 要尽量与设计的层次结构一致 并且要考虑到设计的复 杂性 为了实现电压的动态分配 需要在设计中加入电压控制单元 下面一个例子 Run On ResetIdle 图图 4 模块状态功耗模块状态功耗 如图所示 为了实现电压的动态分配 需要在设计中加入电压模块控制单元 在系统不工作的时候进入 IDLE 模式 这个时候关掉不工作的模块电源 当系 统工作的时候 给工作模块提供正常电压 4 2 低功耗 的 IP 选择 在选择 IP 的时候 除了考虑性能要求 如果可以关注 IP 的功耗问题 AP 的 竞争优势毋庸置疑会更加明显 4 3 采用 并行处理减低功耗 并行处理可以降低系统的工作频率 从而可以降低系统的功耗 下面看一个 并行处理的例子 R R 16 16 乘法器 16 16 A B f f 32 图图 5 串行计算框图串行计算框图 R R 16 1 6 乘法 器 16 16 A B 32 R R 16 1 6 乘法 器 16 16 A B f 2 32 f f 2 f 2 32 图图 6 并行计算框图并行计算框图 在这个例子中 用 2 个乘法器来取代原来的设计中的一个乘法器 这样时钟 频率可以降低 系统的整体功耗会降低 采用这种方式 要在面积和功耗之 间进行权衡 4 4 采用 流水 线技术 以减低 功耗 流水线技术可以将一个较长的组合路径分成 M 级流水线 路径长度缩短为原 始路径长度的 1 M 这样一个时钟周期内充放电电容变成 C M 如果在加入 流水线之后 时钟速度不变 则在一个周期内 只需要对 C M 进行充放电 而不是对原来的 C 进行充放电 因此可以采用较低的电压来驱动 这样就可 以降低功耗 如下图所示一个流水线实例 Reg乘法器乘法器Reg f Reg Reg A B 32 32 图图 7 流水操作框图流水操作框图 4 5 采用状态 编码 对于一些变化频繁的信号 通过数据编码减低开关活动 比如采用格雷码会 比二进制编码省功耗 对于 10 以内的格雷码和二进制编码通过对比 格雷码 可以省下 30 8 2的功耗翻转 4 6 采用 低功耗算法 系统级的低功耗设计是效果很明显 在设计算法时 尽量较少 ALU 的使用 需要多次存储器访问的 尽量是功耗多的操作最小化 算法级低功耗设计跟 具体电路设计相关 视实际电路设计而定 4 7 系统级 时钟 跳频 技术 在系统设计时加入时钟控制模块 其工作原理类似电压模式控制单元 但它 控制的不是电源 而是模块的工作时钟 这个是与上文提到的电压控制的主 要区别 根据电路工作的实际要求 可以将系统设置为不同的工作模式 在 不同的工作模式下 可以切换为不同的时钟频率进行工作 并且可以将一些 不需要的模块时钟关闭 以一种较好的模块级时钟切换方案 是采用 clock switch3模块来实现 这一点在 RK design 已经用到 在此不做赘述 2 单从 0 10 的二进制编码翻转次数和格雷码编码翻转次数进行统计 不考虑电路其他设计差别情况下的 数据 3 clock switch 结构 以 PCIE MAC 的自适应低功耗状态机为例 PCIE MAC 层主状态包括 running st sleep st speed sw st 等自适应状态 通过这种硬件链路流量识 别方案实现智能化时钟切换实现低功耗 五 逻辑 设计级低功耗 逻辑设计级低功耗包括 RTL 编码低功耗设计 以及逻辑综合时的功耗优化 5 1 插入门 控时钟 组合逻辑中多用门控时钟 一般驱动门控时钟的逻辑都是只包含一个门 如 果有其他的附加逻辑 就容易因竞争而产生不希望的毛刺 门控时钟通过一 个使能信号控制时钟的开关 当系统不工作时可以关闭时钟 整个系统处于 非激活状态 这样就能够在某种程度上降低系统功耗 图图 8 门控时钟方案门控时钟方案 这样的门控时钟电路很好的解决了组合逻辑常见的一些问题 它避免了毛刺 的出现 同时也有效的抑制了亚稳态可能带来的危害 在实际设计时如何实现上述门控时钟 是手工加入吗 那将是一件太困难的 事情 综合工具可以帮助我们实现这样的设计 我们在 RTL 编码的时候 写 成如下形式 always posedge clk begin 实现不同时钟频率无毛刺切换 if en d out d in end 该编码方式 在 en 有效寄存器的上升沿采样数据 否则保持原来的值 采用 这个编码方式进行综合会得到如下电路结构 D in Reg Reg Reg en clk D out 图图 9 使能使能 载入载入 模式模式 通过此图可以看出与时钟门控的区别 再每个受 en 控制的寄存器之前插入一 个 mux 当 en 有效 寄存器锁存 d in 否则保持原来的值 这种方案也可以 实现时钟门控的功能 但是门级网表更大 而且不能消除毛刺 但是不用担 心 现在的综合工具已经很智能了 这样写 通过脚本 4可以综合成时钟门控 电路 需要说明的是在电路中 如果某些时间段 设计中有些数据通路部分活动较 少 则采用时钟门控方案可以获得较大的收益 对于类似状态机这种活动较 为频繁的模块 则采用时钟门控收益有限 5 2 操作数 隔离技术 操作数隔离技术的原理是 如果在某个时间内 数据通路的输出是无用的 则将它的输入置为固定值 这样数据通路没有翻转 功耗就会降低 下面看下具体实现 4 通过后端设计可以将此种风格编码的电路综合出时钟门控电路 从而节省功耗 后续可以参考 rk datachange lxh 目录下综合约束脚本 Reg Reg Reg 乘 法 器 乘 法 器 Reg Clk 图图 10 操作数隔离操作数隔离 如图所示 不进行运算时候 操作数进行反向时钟与操作 使第二级的操作 数保持不变 在进行运算的时候再打开 这样可以减少电路的翻转从而节省 功耗 5 3 插入 缓存 BUFF 这个主要是综合的时候要考虑的工作 利用工具所具有的功耗优化能力 通 过插入缓存 buff Reg Reg Reg Clk Reg Reg Reg Clk BUFF 图图 11 插入缓存插入缓存 buff 5 4FACTORING 技术 与操作数隔离相似的一个方案是在实际电路编码的时候 降低频繁开关的逻 辑深度 重新安排 if else 将毛刺或则快速变换的信号安排的后面的分支 通过减少开关动作的传播 从而减少功耗 a b c b d a c b c d f f ab c b d b a c cd 图图 12factoring 技术实例技术实例 如图所示 b 是一个翻转率很高的信号 通过转换之后 b 信号影响的电路减 少 从而减少整电路的功耗 5 5CACHE 的低功耗设计 作为现代微处理器中的重要部件 Cache 的功耗约占整个芯片功耗的 30 60 因此设计高性能 低功耗的 Cach 结构 对降低微处理器的功耗 有明显作用 Cache 低功耗设计的关键在于降低失效率 减少不必要的操作 通常用来降低 Cache 功耗的方法有以下两种 一种是从存储器的结构出发 设计低功耗的存储器