一种高效的降压镇流器.docx

效率为84%的20MHz 便携式DC-DC 降压整流器的设计摘要：本文展示高效率的20 MHz 电源式DC-DC 降压 整流器的设计和安装应用。通过减小驱动级短路电流来提高效率。同时获得高增益、宽频的误差放大器拓扑结构，从而改善各种动态性能参数，如稳定时间、载荷和整流器的线性特性，本文中，使用的是一种0.5mm工艺双极型CMOS管构成工作频率为20 MHz的DC-DC 压降 整流器。它在输入电压范围为2.7 - 5.5V时最大负载电流驱动能力为600毫安，适用于单节锂离子（锂离子）电池供电等方面的便携式应用 。在试验中与一个L =270 nH，C= 1.6F的片外滤波器可以得到10s这样一个相当不错的稳定时间。负载调节分别为1.6毫伏/ A和3 mV / V的标准下，1.2V至2.7V的电源最高转换效率可以达到84%。如果使用功率倒装芯片封装技术的话，可以达到一个非常小的芯片体积，仅为2.5毫米2.5毫米0.7毫米.I引言在当今消费市场里，大量要求电池供电的便携式的设备如：移动电话、个人数据助手（PDAs）等。作为可移植系统设计者已经在尽力抓住快速萎缩的产品脚步，IC设计者已经把目光转移到了DC-DC整流器，用更高的转换频率来利用更小的外部电容器和陶瓷电容器。另外，增加转换频率允许整流器的UGB被推到更高的频率，这样有助于获得快速的瞬态响应并且减小自耦变压器的尺寸。减小自耦变压器电路的尺寸的一个明显的好处是减小整流器外部尺寸和成本。虽然多赫兹转换在减小过滤器元件的尺寸方面很有吸引力，但是误差放大器中有限的UGB阻止它从这样的整流器中获得一个快的瞬态响应。另外，误差放大器中有限的DC-gain 降低了载荷和线调整率的性能。很多高性能的误差放大器结构已经在文献中有报道。现有的两种有价值的误差放大器跨导见文献1。对于稳态运行，用小的跨导，然而，大的跨导对大的负载变化有利。但是，这种设计不适合于误差放大器获得高的DC增益和高的单位增益频率，因为，为了获得高的UGB，必须增加在OTA上的静态电流消耗，这大大的降低了输出阻抗，结果减小了误差放大器的DC增益的外观。一个栅阴放大器的OTA设计已在文献2、3中表明。这种设计增强了DC增益但不适合于低电压操作。几乎没有报道说高频DC-DC 降压整流器已被广泛应用。文献4-8是高频整流器的单室电解槽Li离子在输入电压为2.7-5.5V下便携应用的几个例子。文献4是一个四相磁滞模式的降压整流器，其完整的输出滤波器是0.18mm SiGe RFBiCMOS过程，且效率仅为64%。文献5-8是几个市场上可见的高频buck整流器，主要定位在单室电解槽Li离子在输入电压为2.7-5.5V下的应用。文献7是可能首次商业应用的IC，它有8MHz的转换频率且效率为80%。为了发展快速且高效的电源模块以适应更广泛的应用，一种20MHz电压模式的DC-DC b降压整流器被应用并用0.5mmBi-CMOS技术组装。IC的输入电压范围为2.7-5.5V且最大负载电流为600mA，这非常适用于便携式的由Li离子电池驱动的电子器件。图1是电压模式的DC-DC buck整流器的简化架构9。不同的构建模块，如：误差放大器、自耦变压器、PWM比测仪、锁存器、静区电流、门驱动器和功率MOS晶体管等被安装在芯片内部。仅留输出滤波器元件（L和C）在IC外部。各部分的电路安装见第II部分。第III和IV部分的实验结果对以前的结果做了比较。最后，第V部分列出了一些结论。II电路安装在这一部分，仔细描述了运行在20MHz频率下的电压模式DC-DC buck 整流器的电路安装。应用了不同的技术来解决出现在高频运行中的问题。A 自耦变压器结构自耦变压器结构适用于高频转换整流器，以此来提高动态响应和稳定性10，如图2所示。出发点是用误差放大器topology作为补偿网络的一组元。如果假定误差放大器是理想的，那么接着补偿器的RC网络有转换函数，如方程1所示。起初，RC补偿器网络一极点FP1(=0)，两个零点FZ1(=-1/2.C3.R3), FZ2(=-1/2.C1.R1)。然而，真实的误差放大器有有限数量的DC增益Ae和一Fe,UGB，且其特征可以表述为方程2.因此，实际电路中误差放大器的补偿器的转换函数应修正为：如图3所示，误差放大器的增益在两个位置与补偿器增益相交，并且在那里产生极点。因此，组合增益特征FP1极点转移到FP1且FP2和 FP3极点产生于相对高的频率。因此，误差放大器的频率响应限制了低频范围内的补偿器的DC增益和高频范围内补偿器的位相。由于误差放大器有限的带宽造成的位相降低阻止整流器获得高的UGB。所以，第电流消耗下，误差放大器最高的可能DC增益和UGB是最佳高频转换的关键因素。B.误差放大器图4所示的传统OTA型误差放大器有高的UGB虽然它有有限的DC增益。这种拓扑结构的DC增益和极点位置如下： 其中，VA和VB分别为Q6和Q4的前期电压。在这种结构中，获得高的UGB要求高的偏电流这与获得高的DC增益目标冲突。本文所用的误差放大器topology(图5)，这种限制被解决，通过增加一个电流镜包括Q1A和Q3A晶体管，这样降低了输出级电流且增加DC增益。详细的分析和与传统拓扑结构之间的比较见文献11.拓扑结构的DC增益和极点位置如下给出：因此，本文所用拓扑结构的DC增益已被改善，通过一个因子(1+M/N)，且第一个极点位置也被降低通过同样的因子。然而，增益带宽因子（即UGB）与传统的OTA保持一致。另外，电流消耗降低了100*M/(N+M)(N+1)%. 本文中的误差放大器和传统的误差放大器之间的模拟性能比较列于表1，其中：N=2，M=6，IB4=400mA。因此，从表1清晰可得几乎相同的UGB，与传统的拓扑结构相比，文中所提的拓扑结构近似增加了10dB的DC增益且少消耗25%的电流。C. PWM比较仪对于20MHz的转换频率，在稳定状态下，其周期仅为50ns且“ON”时间可以短至10ns。因此，比较仪的滞后较短，与周期的“ON”相比。图6所示为一高速比较仪构架。它包括四个阶段：第一为电荷负载的特别的阶段；第二为射极输出器；第三为单终结OTA；第四为缓冲阶段。模拟结果显示，滞后时间约为2ns，输入误差为10mV，且这一滞后足够使整流器在20MHz转换。总的电流消耗约为200 mA。D斜坡震荡器在传统的脉冲宽度调幅器中，交换器的脉冲宽度通过误差电压和锯齿状的斜坡信号之间的比较产生。这被称作单向调制。锯齿状的波形有一陡降的边缘导致很难在高频运行中被精确控制。这种限制可被去除通过选择双向调制模式。此时，产生一三角斜坡波形而不是锯齿状的波形。图7是斜坡震荡器结构示意图。电容器COSC被一固定电流参比IUP填充。因此，通过电容器的电压成线性增加。电压一旦超过VH，SW1关闭且电容的填充停止。在那时，SW2合上且电流参比TDOWN开始线性填充电容器COSC。E禁区如果同步整流器的两功率晶体管之间没有停滞时间，那么射穿电流将流过转换器12。结果，短路能量损失增加且效率降低。因此，一有限数目的停滞时间经常被包括为了确保MOS晶体管在一段时间内不同时运行。图8所示为一典型的死区电路。此时，停滞时间主要由RC滞后和门滞后决定。在高频整流器中，死区时间非常小且包括门滞后时间，而不是计算的停滞时间。F传动器传动块有驱动MOS晶体管的高电容门槛的能力。锥形的换流器链13-14一般用于驱动高门槛的电容负载。然而，在功率电路中，主要考虑的不是门驱动的传播延迟，而是门转换中的能量消耗。当换流器的尺寸成指数增加时，换流器链最后几个阶段的尺寸将变得特别大，取决于功率MOS晶体管的尺寸。瞬变时，一旦门信号闭合，将有大量的短路电流流向换流器链的最后几个阶段。为了降低短路功率损失，换流器链的最后几个阶段需要被修正。图9是本文所用的传动器示意图。此处，电阻R9=R12这限制了电路电流，通过在PMOS和NMOS之间提供一小的停滞时间。传动器的最后阶段也有一些有限的停滞时间。这一停滞时间主要由电阻R8和寄生电容器决定。此处所用的原理是：在NMOS之前击破PMOS为“ON”和NMOS之后击破PMOS为“OFF”。III实验结果以0.5mm，Bi-CMOS技术构造电路，输入供应范围为2.7-5.5V。输出电压为1.2V，最大负载电流为600mA。为了减小激烈地供应反弹，采用晶片包装即功率覆晶技术。总的包装模片区为2.5mm*2.5mm*0.7mm。图10所示为芯片的示意图。实验的设置如图11所示。不同组元值为：L=270nH，C=1.6mF，CBYPASS=0.22 mF。当陶瓷电容器拥有一低的形状因子、低的ESL和高共振频率时，这种电容器就被这种IC所用。并且，典型的1.6mF陶瓷电容器有8-10MHz的共振频率或者更高的频率，被当做感应器。因此，高频转换噪音不能通过这种电容器被过滤掉。因此，在输出端，需要接入高共振频率旁路电容CBYPASS。 负载瞬变响应、功率、负载和线规则等是在闭环情况下被测量。转换节点电压和感应电流的波形如图12a所示。其中L=270nH，感应电流的峰间值为171mA。当负载瞬变发生在10mA到600mA（或反之）时，10ms的快速校正时间被观察到，如图12.b所示。已测的的环路增益和相位点如图12c所示。整流器的DC增益由误差放大器决定，60dB的DC增益与模拟结果相近。整流器的UGB和相边距分别为1.6MHz和65o。整流器有好的负载规则（3mV/A）和线规则（3mV/V）。图12d为输出电压为1.2V时，不同供应电压下的功率曲线。当负载电流为250mA且输入电压为2.7V时取得最大功率，为84%。在负载电流较低时，转换损失占优势；然而，在高的负载情况下，传导损失占优势，因此，当负载电流高于250mA时功率降低。输出电压纹波仅为4mV且输出电容为1.6mF。IV性能比较表II为之前的研究工作5-8,4和研究时间顺序之间的比较。这些设计5-8,4有相似输入-输出率且功率可以直接进行比较。我们所提出的DC-DC 降压整流器甚至在20MHz时最大功率也可为84%，然而文献7在8MHz时的功率仅为80%。V结论在高频整流器中，误差放大器有限的DC增益和UGB限制了整流器的DC增益和UGB。为了充分运用高频转换器，一高增益、宽带宽的误差放大器拓扑结构被推荐，模拟结果显示推荐的拓扑结构有60dB的增益，比传统的高10dB，且少消耗25%的电流。文中以0.5mm，Bi-CMOS技术设计制造了20MHz整流器的模型。仅留无源元件如L=270nH和C=1.6mF未包装。实验结果显示，整流器的最大功率为84%，快速稳定时间仅为10ms。整流器的负载规则为1.6mV/A，线规则为3mV/V，输出波纹为4mV且输出电容为1.6mF。参考文献1 J. Roh, “High-performance error amplifier for fast transient DC-DC converters,” Circuits and Systems II: Express Briefs, IEEE Transactions on see also Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on, vol. 52, no. 9, pp. 591595, Sept. 2005.2 H.-W. Huang, H.-H. Ho, C.-C. Chien, K.-H. Chen, G.-K. Ma, and S.- Y. Kuo, “Fast Transient DC-DC Converter with On-Chip Compensated Error Amplifier,” Solid-State Circuits Conference, 2006. ESSCIRC 2006. Proceedings of the 32nd European, pp. 324327, Sept. 2006.3 H.-W. Huang, H.-H. Ho, C.-J. Chang, K.-H. Chen, and S.-Y. Kuo, “On-Chip Compensated Error Amplifier for Fast Transient DC-DCConverters,” Electro/information Technology, 2006 IEEE International Conference on, pp. 103108, May 2006.4 S. Abedinpour, B. Bakkaloglu, and S. Kiaei, “A Multi-Stage Interleaved Synchronous Buck Converter with Integrated Output Filter in a 0.18/splmu/ SiGe process,” Solid-State Circuits, 2006 IEEE International Conference Digest of Technical Papers, pp. 13981407, Feb. 6-9, 2006.5 500-mA, 3MHz Synchronous Step-Down Converters in chip scale package, TPS623XX Datasheet, Texas Instruments, available at /lit/ds/symlink/tps62315.pdf.6 4MHz PWM Synchronous Buck Regulator with LDO Standby Mode, MIC2245 Datasheet, Micrel Inc., available / PDF/mic2245.pdf.7 8MHz PWM Synchronous Buck Regulator with LDO Standby Mode, MIC2285 Datasheet, Micrel Inc., available / PDF/mic2285.pdf.8 6A Voltage Mode Synchronous Buck PWM DC-DC Converter with Integrated Inductor 3-Pin VID Output Voltage Select , EP5365Q Datasheet, Enpirion, Inc., available at .9 Robert W. Erickson and Dragan Maksimovic, Fundamental of Power Electronics, 2nd ed. Kluwer Academic Publishers, 2001.10 Lin, Yeong-Tsair and Jen, Mei-Chu and Chung, Wen-Yaw and Wu, Dong-Shiuh and Lin, Ho-Cheng and Chen, Jiann-Jong, “A monolithic buck dc-dc converter with on-chip pwm circuit,” Microelectron. J., vol. 38, no. 8-9, pp. 923930, 2007.11 A. Maity, N. Yamamura, J. Knight, and A. Patra, “High-gain wideband error amplifier topology for DC-DC buck converter switching at 20 MHz,” El