硬件工程师试题201109 (2)(1).doc_第1页
硬件工程师试题201109 (2)(1).doc_第2页
硬件工程师试题201109 (2)(1).doc_第3页
硬件工程师试题201109 (2)(1).doc_第4页
硬件工程师试题201109 (2)(1).doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

威创视讯科技股份有限公司硬件测试工程师试题姓名： 身份证号码： 应聘岗位：毕业学校： 学历： 专业：1、名词解析（10分）：1) FPGA2) ALU3) DFF4) Test Bech5) LUT6) FIFO7) DRAM8) PLL9) MUX10) SERDES2、比较下面两个代码及其对应的电路框图，分析这两个设计的不同以及优劣？ （10分） (1) always (A or B or C or D) sum = sel ? (A+B): (C+D) (2) always (A or B or C or D) begin switch0 = sel ? A:C; switch1 = sel ? B:D; end sum = switch0 + switch1;3、时钟问题（10分） 利用与门、D触发器等器件，分别画出如下两段代码的框图。 指出在FPGA中采用哪种处理方式比较合理，为什么？ 代码1： 代码2：4、阅读以下两组代码，并分析这两个设计的不同以及优劣？（10分）代码1： module DFF(clk,rst_n,in,out); input clk; input rst_n; input in; output out; always(posedge clk) begin if(rst_n) out=0; else out=in; endendmodule代码2： module DFF(clk,rst_n,in,out); input clk; input rst_n; input in; output out; always(posedge clk or negedge rst_n) begin if(rst_n) out=0; else out=in; end endmodule5、请写一段逻辑代码实现对输入时钟三分频的功能。（10分）6、简述题：（10分）1） 解释setup和hold time,画图说明。2） 解释MOORE 与 MEELEY状态机的区别。7、阅读电路图，完成问题：（10分） 假设：A，触发器的参数：信号输出相对于上升沿的延迟时间Tco=7ns，输入数据建立时间Tsu=3ns，输入数据保持时间Th=1ns；B，单个逻辑门传输延时Tprop=5ns。请问：在理想情况下，忽略导线传输延时，不考虑时钟偏移等因素影响，系统最大能工作多大频率？ 8、分析下图所示的组合逻辑电路（10分）1）画出输出F对输入Z的定时关系图（假定输入X和Y都保持高电平，且每个门电路都有一个单位时间的延迟）；2） 判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。 9、画图说明反向放大器电压负反馈、电流负反馈的区别，并计算两种电路输出电压。1
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论