第5章存储体系和结构(2015).ppt

1 第5章 存储系统和结构 2 第5章 了解存储器的各种分类方法了解存储系统的两个层次 Cache 主存层次 主 辅存层次了解主存储器的基本结构理解主存储器的有关术语 如位 存储字 存储单元 存储体等 理解主存储器的主要技术指标掌握字节编址存储器的各种访问方法 将不同长度的数据按要求存放在存储器中 3 第5章 了解半导体随机存储器 静态RAM和动态RAM 不同的基本存储原理理解动态RAM的3中不同刷新方式的特点了解RAM芯片的基本结构理解各种不同ROM的特点理解主存储器中包括RAM和ROM两种方式掌握主存储器容量的各种扩展方法 使用若干存储芯片构成存储器掌握存储芯片的地址分配和片选信号的产生 4 第5章 理解主存储器和CPU的软连接 读写操作 了解主存储器的奇偶校验和ECC理解PC系列微机的存储器接口了解提高RAM芯片速度的技术了解并行交叉存储技术理解Cache的特点和Cache的实现技术理解虚拟存储器的概念 5 第5章 存储系统是由容量 速度和价格各不相同的存储器构成的系统设计一个容量大 速度快 成本低的存储系统是计算机发展的重要课题本章重点讨论主存储器的工作原理 组成方式以及运用半导体存储芯片组成主存储器的一般原则和方法 介绍高速缓冲存储器和虚拟存储器的基本原理 6 第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 7 5 1存储系统的组成 存储系统和存储器是不同的概念介绍各种不同用途的存储器 讨论它们如何构成一个存储系统的 8 5 1存储系统的组成 5 1 1存储器分类1 按存储器在计算机系统中的作用分类 1 高速缓冲存储器位于主存和CPU之间 存放正在执行的程序段和数据 以便CPU高速地使用它们 9 5 1存储系统的组成 2 主存储器存放计算机运行期间所需要的程序和数据 CPU可直接随机地进行读写访问 10 5 1存储系统的组成 3 辅助存储器存放当前暂不参与运行的程序和数据 及需要永久性保存的信息 CPU不能直接访问它 11 5 1存储系统的组成 12 5 1存储系统的组成 2 按存取方式分类 1 随机存取存储器RAMCPU对任何一个存储单元的读写时间是一样的 即存取时间是相同的 2 只读存储器ROMROM可以看作RAM的一种特殊方式 存储器的内容只能随机读出而不能写入 13 5 1存储系统的组成 2 按存取方式分类 3 顺序存取存储器SAMSAM的内容只能按某种顺序存取 存取时间与信息在存储体上的物理位置有关 14 5 1存储系统的组成 4 直接存取存储器DAM第一步直接指向整个存储器中的某个小区域 如磁盘上的磁道 第二步在小区域内顺序检索或等待 直至找到目的地后再进行读写操作 15 5 1存储系统的组成 3 按存储介质分类 1 磁芯存储器利用两种不同的剩磁状态表示 1 或 0 磁芯存储器的特点是信息可以长期存储 不会因断电而丢失磁芯存储器的读出是破坏性读出 16 5 1存储系统的组成 3 按存储介质分类 2 半导体存储器采用半导体器件制造的存储器 主要有双极型 TTL电路或ECL电路 存储器和MOS型存储器两大类 17 5 1存储系统的组成 3 磁表面存储器在金属或塑料基体上 涂复一层磁性材料 用磁层存储信息 常见的有磁盘 磁带等 4 光存储器采用激光技术控制访问的存储器 如CD ROM 只读光盘 WORM CD R 写一次多次读光盘 CD RW 可读可写光盘 18 5 1存储系统的组成 4 按信息的可保存性分类断电后 存储信息即消失的存储器 称易失性存储器 断电后信息仍然保存的存储器 称非易失性存储器如果某个存储单元所存储的信息被读出时 原存信息将被破坏 则称破坏性读出 具有破坏性读出的存储器 每当一次读出操作之后 必须紧接一个重写 再生 的操作 以便恢复被破坏的信息如果读出时 被读单元原存信息不被破坏 则称非破坏性读出 19 磁盘 磁带 光盘 高速缓冲存储器 Cache FlashMemory 存储器 5 1存储系统的组成 20 FlashMemory闪存 FlashMemory 是一种长寿命的非易失性 在断电情况下仍能保持所存储的数据信息 的存储器数据删除不是以单个的字节为单位而是以固定的区块为单位 区块大小一般为256KB到20MB 5 1存储系统的组成 21 FlashMemory闪存卡大概有SmartMedia SM卡 CompactFlash CF卡 MultiMediaCard MMC卡 SecureDigital SD卡 MemoryStick 记忆棒 XD PictureCard XD卡 和微硬盘 MICRODRIVE 这些闪存卡虽然外观 规格不同 但是技术原理都是相同的 5 1存储系统的组成 22 5 1存储系统的组成 23 5 1存储系统的组成 24 5 1存储系统的组成 25 5 1存储系统的组成 26 5 1存储系统的组成 5 1 2存储系统层次结构解决存储容量 存取速度和价格之间的矛盾把各种不同存储容量 不同存取速度的存储器 按一定的体系结构组织起来 形成一个统一整体的存储系统 27 高 小 快 存储器三个主要特性的关系 5 1存储系统的组成 28 5 1存储系统的组成 从CPU的角度看 n种不同的存储器 M1 Mn 在逻辑上是一个整体M1速度最快 容量最小 位价格最高 Mn速度最慢 容量最大 位价格最低整个存储系统具有接近于M1的速度 接近Mn的容量 接近Mn的位价最常用的数据在M1中 次常用的在M2中 最少使用的在Mn中 29 5 1存储系统的组成 30 5 1存储系统的组成 由高速缓冲存储器 主存储器 辅助存储器构成的三级存储系统分为两个层次高速缓存和主存间称为Cache 主存存储层次 Cache存储系统 主存 辅存存储层次 虚拟存储系统 31 速度 容量 5 1存储系统的组成 虚拟存储器 虚地址 逻辑地址 实地址 物理地址 主存储器 32 5 1存储系统的组成 Cache存储系统是为解决主存速度不足而提出来的在Cpu和主存之间 增加辅助硬件 让它们构成一个整体从CPU看 速度接近Cache的速度 容量是主存的容量 每位价格接近于主存的价格Cache存储系统全部用硬件来调度 对系统程序员和应用程序员都是透明的 33 5 1存储系统的组成 34 5 1存储系统的组成 虚拟存储系统是为解决主存容量不足提出来的在主存和辅存之间 增加辅助的软硬件 让它们构成一个整体从CPU看 速度接近主存的速度 容量是虚拟的地址空间 每位价格是接近于辅存的价格由于虚拟存储系统需要通过操作系统来调度 因此对系统程序员是不透明的 但对应用程序员是透明的 35 5 1存储系统的组成 36 第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 37 5 2主存储器的组织 主存储器是整个存储系统的核心 存放计算机运行期间需要的程序和数据CPU可直接随机地对它进行访问 38 5 2主存储器的组织 5 2 1主存储器的基本结构存储体 地址译码驱动电路 I O和读写电路 39 5 2主存储器的组织 存储体是主存储器的核心 程序和数据都存放在存储体中地址译码驱动电路包含译码器和驱动器两部分 译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平 以表示选中了某一单元 并由驱动器提供驱动电流去驱动相应的读 写电路 完成对被选中单元的读 写操作I O和读写电路包括读出放大器 写入电路和读 写控制电路 用以完成被选中存储单元中各位的读出和写入操作 40 5 2主存储器的组织 存储器的读 写操作在控制器的控制下进行半导体存储器芯片中的控制电路 必须接收到来自控制器的读 写命令或写入允许信号后 才能实现正确的读 写操作 41 5 2主存储器的组织 5 2 2主存储器的存储单元位是二进制数的最基本单位 存储器存储信息的最小单位作为一个整体存入或取出的一个二进制数 为存储字存放存储字或存储字节的主存空间称为存储单元或主存单元大量存储单元的集合构成一个存储体 42 5 2主存储器的组织 一个存储单元可能存放一个字 也可能存放一个字节 由计算机的结构确定对于字节编址的计算机 最小寻址单位是一个字节 相邻的存储单元地址指向相邻的存储字节 对于字编址的计算机 最小寻址单位是一个字 相邻的存储单元地址指向相邻的存储字存储单元是CPU对主存可访问操作的最小存储单位 43 5 2主存储器的组织 IBM370机是字长为32位的计算机 主存按字节编址 每一个存储字包含4个单独编址的存储字节字地址即是该字高位字节的地址 其字地址总是等于4的整数倍 正好用地址码的最末两位来区分同一个字的四个字节 44 5 2主存储器的组织 PDP 11机是字长为16位的计算机 主存也按字节编址 每一个存储字包含2个单独编址的存储字节它的字地址总是2的整数倍 但却是用低位字节地址作为字地址 并用地址码的最末1位来区分同一个字的两个字节 45 5 2主存储器的组织 大端方案 小端方案 46 5 2主存储器的组织 一个字由四个字节组成 B3 B2 B1 B0表示 B3是字的最高有效字节 B0是最低有效字节 大端方案 小端方案 47 5 2主存储器的组织 a 称小端方案 假设字地址为N 则字节B3 B2 B1 B0依次存放在地址为N 3 N 2 N 1 N 0的存储单元即字地址等于最低有效字节地址采用小端方案的计算机有Intel80X86 DECVAX等 48 5 2主存储器的组织 b 称大端方案 假设字地址为N 则字节B3 B2 B1 B0依次存放在地址为N 0 N 1 N 2 N 3的存储单元即字地址等于最高有效字节地址采用大端方案的计算机有IBM360 370 Motorola68000等 49 5 2主存储器的组织 大端方案将高字节 MSB 存放在低地址 小端方案将高字节存放在高地址采用大端方案进行数据存放符合人类的正常思维 而采用小端方案进行数据存放利于计算机处理到目前为止 采用大端或者小端进行数据存放 其孰优孰劣也没有定论大端与小端方案的差别体现在一个处理器的寄存器 指令集 数据总线等各个层次中 50 5 2主存储器的组织 不同排列组织方式的CPU之间传输数据小端结构计算机传输01020304H给大端方案结构大端方案结构计算机读出 04030201H 51 5 2主存储器的组织 将一个32位的整数0 x12345678存放到一个整型变量中 按字节编址 从地址0 x4000开始存放 采用大端或小端方案 52 5 2主存储器的组织 5 2 3主存储器的主要技术指标1 存储容量指主存所能容纳的二进制信息总量对于字节编址的计算机 以字节数来表示容量对于字编址的计算机 以字数与其字长的乘积来表示容量 53 5 2主存储器的组织 5 2 3主存储器的主要技术指标1 存储容量存储容量 存储单元个数 存储字长如某计算机的容量为64K 16 表示它有64K个字 每个字的字长为16位 若用字节数表示 则可记为128K字节 128KB 54 5 2主存储器的组织 2 存取速度 1 存取时间Ta又称为访问时间或读 写时间 执行一次度操作或写操作的时间 指从地址传送给主存开始到数据能够被使用为止的时间间隔 55 5 2主存储器的组织 2 存取速度 2 存取周期Tm又称为读写周期 访存周期 指存储器进行一次完整的读写操作所需的全部时间 即连续两次访问存储器操作之间所需要的最短时间 56 5 2主存储器的组织 一般情况 Tm Ta 因为对任何一种存储器 在读写操作之后 有一段恢复内部状态的复原时间对于破坏性读出的存储器 Tm 2Ta 因为存储器中的信息读出后需要马上进行重写 再生 57 5 2主存储器的组织 3 主存带宽Bm又称为数据传输率 表示每秒从主存进出信息的最大数量 单位为字 秒或字节 秒或位 秒 58 5 2主存储器的组织 3 主存带宽BmBm 主存等效工作频率 主存位宽 8 内存时钟频率 倍增系数 主存位数 8以DDR400内存为例 运行频率为200MHz 数据总线位数为64bit 由于上升沿和下降沿都传输数据 因此倍增系数为2 带宽为 200 2 64 8 3 2GB s 59 5 2主存储器的组织 主存提供信息的速度跟不上CPU处理指令和数据的速度 主存的带宽是改善计算机系统瓶颈的关键因素 提高主存的带宽 可以采取的措施有 缩短存取周期 增加存储字长 增加存储体 60 5 2主存储器的组织 5 2 4数据在主存中的存放假设 存储字为64位 8个字节 读 写的数据有四种不同长度 分别是字节 8位 半字 16位 单字 32位 和双字 64位 字节 半字 单字 双字 61 5 2主存储器的组织 数据字长 32位 不等于存储字长 64位 现有一批数据 依次为 字节 半字 双字 单字 半字 单字 字节 单字 62 5 2主存储器的组织 1 不浪费存储器资源的存放方法四种不同长度的数据一个紧接着一个存放优点 不浪费的主存资源 问题 当访问的一个双字 单字或半字跨越两个存储字时 存储器的工作速度降低了一倍 读写控制比较复杂 63 5 2主存储器的组织 依次为 字节 半字 双字 单字 半字 单字 字节 单字 64 5 2主存储器的组织 2 从存储字的起始位置开始存放方法从存储字的起始位置开始存放 空余部分浪费不用优点 无论访问一个字节 半字 单字或双字都可以在一个存取周期内完成 读写数据的控制比较简单缺点 浪费储器资源 65 5 2主存储器的组织 依次为 字节 半字 双字 单字 半字 单字 字节 单字 66 5 2主存储器的组织 3 边界对齐的数据存放方法8位数据 1个存储单元 起始地址为 任意 16位数据 2个存储单元 起始地址为 0 2的整倍数 32位数据 4个存储单元 起始地址为 00 4的整倍数 64位数据 8个存储单元 起始地址为 000 8的整倍数 无论访问双字 单字 半字或字节 一个存取周期内完成 67 5 2主存储器的组织 依次为 字节 半字 双字 单字 半字 单字 字节 单字 68 5 2主存储器的组织 例 某机数据字长32位 存储字长64位 主存储器按字节编址 现有4种不同长度的数据 字节 半字 单字 双字 请采用一种既节省存储空间 又能保证任何长度的数据都在单个存取周期内完成读写的方法 将一批数据顺序地存入主存 画出主存中数据的存放示意图数据依次为 字节 半字 双字 单字 字节 单字 双字 半字 单字 字节 69 第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 70 5 3半导体随机存储器和只读存储器 主存储器分为RAM和ROM两大部分RAM可读可写 ROM只能读不能写RAM的工作原理 结构 基本类型 71 5 3半导体随机存储器和只读存储器 5 3 1RAM记忆单元电路存放一个二进制位的物理器件为记忆单元 是存储器的最基本构件 地址码相同的多个记忆单元构成一个存储单元记忆单元由MOS电路组成 72 MOS管开启电压 又称阈值电压 使得源极S和漏极D之间开始形成导电沟道所需的栅极电压 标准的N沟道MOS管 VT约为3 6V 通过工艺上的改进 可以使MOS管的VT值降到2 3V 5 3半导体随机存储器和只读存储器 73 5 3半导体随机存储器和只读存储器 5 3 1RAM记忆单元电路静态RAM SRAM StaticRAM 存储电路以双稳态触发器为基础动态RAM DRAM DynamicRAM 存储电路以电容为基础 74 5 3半导体随机存储器和只读存储器 六管静态MOS记忆单元电路 集成度低功耗大组成高速缓冲存储器和小容量主存系统 75 5 3半导体随机存储器和只读存储器 四管动态MOS记忆单元电路 集成度高功耗小存取速度慢组成主存 76 5 3半导体随机存储器和只读存储器 5 3 2动态RAM的刷新电容由两块金属电极之间夹一层绝缘电介质构成 当在两金属电极间加上电压时 电极上就会存储电荷 是储能元件存足够多的电荷表示存 1 电容上无电荷表示存 0 电荷只能维持1 2ms 信息会自动消失 必须在2ms内对其重新充电 77 5 3半导体随机存储器和只读存储器 单管动态记忆单元电路 78 5 3半导体随机存储器和只读存储器 5 3 2动态RAM的刷新1 刷新间隔为了维持MOS型动态记忆单元的存储信息 每隔一定时间对存储体中的所有记忆单元的栅极电容补充电荷MOS型动态存储器允许的最大刷新间隔为2ms 应在2ms内 将全部存储体刷新一遍 79 5 3半导体随机存储器和只读存储器 刷新和重写 再生 是两个完全不同的概念重写是随机的 某个存储单元只有在破坏性读出之后才需要重写刷新是定时的 即使许多记忆单元长期未被访问 若不及时补充电荷 信息会丢失重写按存储单元进行 刷新以存储体矩阵中的一行为单位进行的 80 5 3半导体随机存储器和只读存储器 2 刷新方式集中式分散式异步式 81 5 3半导体随机存储器和只读存储器 1024个记忆单元 排列成32 32矩阵 按行进行刷新每刷新一行占用一个存取周期 存取周期为500ns 0 5 s 82 5 3半导体随机存储器和只读存储器 1 集中刷新方式在允许的最大刷新间隔内 按照存储芯片容量的大小集中安排若干个刷新周期 刷新时停止读写操作刷新时间 存储体矩阵行数 刷新周期刷新周期是刷新一行需要的时间 刷新过程就是 假读 的过程 刷新周期就等于存取周期 83 5 3半导体随机存储器和只读存储器 2ms内4000个存取周期 从0 3967个周期内进行读 写操作或保持 从3968 3999 32个周期集中安排刷新操作 死时间率 为32 4000 100 0 8 死区 为0 5 s 32 16 s 84 5 3半导体随机存储器和只读存储器 优点 读 写操作时不受刷新工作的影响 系统的存取速度比较高缺点 在集中刷新期间必须停止读 写 称为 死区 存储容量越大 死区越长 85 5 3半导体随机存储器和只读存储器 2 分散刷新方式刷新操作分散到每个存取周期内 存取周期分两部分 前一部分时间进行读 写操作或保持 后一部分时间进行刷新操作 一个存取周期内刷新存储矩阵中的一行 tC tM tR 无 死区 存取周期为0 5 s 0 5 s 86 5 3半导体随机存储器和只读存储器 分散刷新方式没有死区 加长了系统的存取周期 如存储芯片的存取周期为0 5 s 则系统的存取周期应为1 s 降低了整机的速度新过于频繁 每32 s重复刷新 存储容量比较小的情况下 没有充分利用所允许的最大刷新间隔 2ms 87 5 3半导体随机存储器和只读存储器 3 异步刷新方式充分利用最大刷新间隔时间 把刷新操作平均分配到整个最大刷新间隔时间内进行 故有 相邻两行的刷新间隔 最大刷新间隔时间 行数 88 5 3半导体随机存储器和只读存储器 对32 32矩阵 2ms内需将32行刷新一遍相邻两行的刷新时间间隔 2ms 32 62 5 s 即每隔62 5 s安排一个刷新周期 在刷新时封锁读 写 将刷新安排在指令译码阶段 不会出现 死区 死区 为0 5 s 每行每隔2ms刷新一次 89 5 3半导体随机存储器和只读存储器 异步刷新方式有死区 比集中刷新方式的死区小得多 为0 5 s可以避免使CPU连续等待过长的时间 而且减少了刷新次数 90 5 3半导体随机存储器和只读存储器 例一个1K 4位的动态RAM芯片 若其内部结构排列成64 64形式 且存取周期为0 1us1 若采用分散刷新和集中刷新相结合的方式 刷新信号周期应该取多少 2 若采用集中刷新 则对该存储芯片刷新一遍需多少时间 死时间率是多少 91 5 3半导体随机存储器和只读存储器 3 刷新控制MOS型动态RAM的刷新要注意几个问题 刷新对CPU是透明的 刷新是一行一行地进行的 每一行中各记忆单元同时被刷新 故刷新操作时仅需要行地址 不需要列地址 92 5 3半导体随机存储器和只读存储器 3 刷新控制MOS型动态RAM的刷新要注意几个问题 刷新操作类似于读出操作 因为所有芯片同时被刷新 刷新时 从单个芯片的存储容量着手 不是从整个存储器的容量着手 93 3 动态RAM和静态RAM的比较 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 5 3半导体随机存储器和只读存储器 94 5 3半导体随机存储器和只读存储器 5 3 3RAM芯片分析1 RAM芯片存储芯片通过地址线 数据线和控制线与外部连接地址线是单向输入的 数目与芯片容量有关容量为1024 4时 地址线有10根 容量为64K 1时 地址线有16根 95 5 3半导体随机存储器和只读存储器 5 3 3RAM芯片分析1 RAM芯片数据线是双向的数目与数据位数有关1024 4的芯片 数据线有4根 64K 1的芯片 数据线有1根 96 5 3半导体随机存储器和只读存储器 5 3 3RAM芯片分析1 RAM芯片控制线有读 写控制线 或写允许线 和片选读 写控制线决定芯片是进行读操作还是写操片选线决定该芯片是否被选中 97 芯片容量 1 半导体存储芯片的基本结构 1K 4位 16K 1位 8K 8位 10 4 14 1 13 8 5 3半导体随机存储器和只读存储器 98 1 半导体存储芯片的基本结构 片选线 读 写控制线 低电平写高电平读 允许读 允许写 5 3半导体随机存储器和只读存储器 99 存储芯片片选线的作用 用16K 1位的存储芯片组成64K 8位的存储器 32片 5 3半导体随机存储器和只读存储器 100 5 3半导体随机存储器和只读存储器 DRAM芯片集成度高 容量大为了减少芯片引脚数量 把地址线分成相等的两部分 分两次从相同的引脚送入 101 5 3半导体随机存储器和只读存储器 两次输入的地址分别称为行地址和列地址 行地址由行地址选通信号送入存储芯片 列地址由列地址选通信号送入存储芯片 102 5 3半导体随机存储器和只读存储器 采用了地址复用技术 DRAM芯片每增加一条地址线 实际上是增加了两位地址 也即增加了4倍的容量 103 如图所示是某存储芯片的引脚图这个存储芯片的类型及容量若地址线增加一根 存储芯片的容量将变为多少这个芯片是否需要刷新 为什么 5 3半导体随机存储器和只读存储器 104 5 3半导体随机存储器和只读存储器 2 地址译码方式地址译码电路将地址线送来的地址信号翻译成对应存储单元的选择信号 1 单译码方式又称字选法 存储器结构是字结构 容量为M个字的存储器 M个字 每字b位 排列成M行 b列的矩阵 矩阵的每一行对应一个字 有一条公用的选择线wi 字线 字线选中某一行时 同一行中的各位就都被选中 由读写电路对被选中的各位实施读出或写入操作 105 1 线选法 16 1字节 5 3半导体随机存储器和只读存储器 106 5 3半导体随机存储器和只读存储器 优点 结构简单缺点 使用的外围电路多 成本昂贵 当字数大大超过位数时 存储器会形成纵向很长而横向很窄的不合理结构 适用于容量不大的存储器 107 5 3半导体随机存储器和只读存储器 2 双译码方式又称重合法 把K位地址码分成接近相等的两段一段用于水平方向作X地址线 供X地址译码器译码 一段用于垂直方向作Y地址线 供Y地址译码器译码X和Y两个方向的选择线在存储体内部的一个记忆单元上交叉 以选择相应的记忆单元 108 5 3半导体随机存储器和只读存储器 双译码方式对应的存储芯片结构可以是位结构的 则在Z方向上重叠b个芯片也可以是字段结构的 109 0 0 1K 1位 1024 32 32 25 25 5 3半导体随机存储器和只读存储器 1K 4位 4096 32 32 4 110 5 3半导体随机存储器和只读存储器 字段结构的存储芯片 行选择线为M s根 列选择线为s K位地址线也要划分为两部分 Kx log2M s Ky log2s双译码方式减少了选择线数目和驱动器数目 存储容量越大 两种方式的差异越明显 111 5 3半导体随机存储5和只读存储器 3 RAM的读 写时序 1 SRAM读 写时序读周期表示对该芯片进行两次连续读操作的最小间隔时间 地址输入信息不允许改变 片选信号CS在地址有效之后变为有效 使芯片被选中 在数据线上得到读出的信号 写允许信号WE在读周期中保持高电平 112 5 3半导体随机存储5和只读存储器 3 RAM的读 写时序 1 SRAM读 写时序写周期除了要加地址和片选信号外 还要加一个低电平有效的写入脉冲WE 并提供写入数据 113 5 3半导体随机存储器和只读存储器 2 DRAM读 写时序 114 5 3半导体随机存储器和只读存储器 2 DRAM读 写时序 115 5 3半导体随机存储器和只读存储器 5 3 4半导体只读存储器 ROM 早期的只读存储器 在厂家就写好了内容改进1 用户可以自己写 一次性改进2 可以多次写 要能对信息进行擦除改进3 电可擦写 特定设备改进4 电可擦写 直接连接到计算机 116 5 3半导体随机存储器和只读存储器 5 3 4半导体只读存储器 ROM 非易失性1 ROM的类型向ROM写入数据的过程为对ROM进行编程 117 5 3半导体随机存储器和只读存储器 1 掩膜式ROM MROM 按用户提出的要求在芯片的生产过程中直接写入的 写入后任何人都无法改变其内容 118 5 3半导体随机存储器和只读存储器 1 掩膜式ROM MROM 119 5 3半导体随机存储器和只读存储器 2 一次可编程ROM PROM 利用专门的设备 编程器或写入器 写入自己的程序 写入后便无法改变PROM芯片初始内容为全 0 根据自编的程序 编程器外加足够大的电压 或电流 将 1 写入相应位 120 5 3半导体随机存储器和只读存储器 2 一次可编程ROM PROM 根据写入原理可分为两类 结破坏型和熔丝型 121 5 3半导体随机存储器和只读存储器 3 可擦除可编程ROM EPROM 利用编程器写入 可以对内容进行多次改写在 5V的电源条件下只能读出不能写入 用编程器写入信息时必须用 25V的高压 122 123 5 3半导体随机存储器和只读存储器 UVEPROM 紫外线擦除 用紫外线灯进行擦除 只能对整个芯片擦除 不能对芯片中个别需要改写的存储单元单独擦除和重写 124 5 3半导体随机存储器和只读存储器 EEPROM 电擦除 用电气方法擦除 在联机条件下可以用字擦除方式擦除 也可以用数据块擦除方式擦除以字擦除方式操作时 能够只擦除被选中的那个存储单元的内容在数据块擦除方式操作时 可擦除数据块内所有单元的内容 125 5 3半导体随机存储器和只读存储器 4 闪速存储器 flashmemory 既可在不加电的情况下长期保存信息 又能在线进行快速擦除与重写 兼备了EEPROM和RAM的优点大多数微机的主板采用闪速存储器来存储BIOS 基本输入 输出系统 程序闪速存储器除了具有ROM的一般特性外 还有低电压改写的特点 便于用户自动升级BIOS 126 5 3半导体随机存储器和只读存储器 BIOS BasicInputOutputSystem 固化到计算机主板上一个ROM芯片上的程序 保存着计算机最重要的基本输入输出的程序 开机后自检程序和系统自启动程序为计算机提供最底层的 最直接的硬件设置和控制 127 5 3半导体随机存储器和只读存储器 从奔腾时代开始 电脑主板都使用NORFlash来作为BIOS的存储芯片运行电脑通过软件的方式进行BIOS的更新 128 5 3半导体随机存储器和只读存储器 PC机进入方式AwardBIOS 按 Del 键AMIBIOS 按 Del 或 ESC 键PhoenixBIOS 按 F2 键acer 按 Del 键 129 5 3半导体随机存储器和只读存储器 ibm 冷开机按f1 部分新型号可以在重新启动时启动按f1 hp 启动和重新启动时按f2 sony 启动和重新启动时按f2 dell 启动和重新启动时按f2 acer 启动和重新启动时按f2 toshiba 冷开机时按esc然后按f1 hpcompaq 开机到右上角出现闪动光标时按f10 或者开机时按f10 130 5 3半导体随机存储器和只读存储器 131 5 3半导体随机存储器和只读存储器 132 5 3半导体随机存储器和只读存储器 2 ROM芯片除地址线 数据线 片选线外 电源线分别有Vcc 5V 工作电源 和Vpp 编程电源 133 第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 134 5 4主存储器的连接与控制 5 4 1主存容量的扩展首先考虑选片 然后如何把芯片连接起来根据存储器所要求的容量和选定的存储芯片的容量 计算出总的芯片数 135 5 4主存储器的连接与控制 1 位扩展只在位数方向扩展 加大字长 芯片的字数和存储器的字数是一致的将各存储芯片的地址线 片选线和读 写线相应地并联起来 将各芯片的数据线单独列出 136 5 4主存储器的连接与控制 1 位扩展用64K 1的SRAM芯片组成64K 8的存储器 需要8个芯片 容量地址数据存储器64K 8168存储芯片64K 1161 137 5 4主存储器的连接与控制 138 5 4主存储器的连接与控制 CPU访问存储器时 地址和控制信号同时传给8个芯片选中每个芯片的同一单元 内容被同时读至数据总线的相应位 或将数据总线上的内容分别同时写入相应单元 D0 D6 D7 D7 D0 CS A15 A0 WE 64K 1 64K 1 64K 1 139 用1K 4位存储芯片组成1K 8位的存储器 片 2片 5 4主存储器的连接与控制 140 5 4主存储器的连接与控制 2 字扩展仅在字数方向扩展 位数不变 将芯片的地址线数据线 读 写线并联 由片选信号来区分各个芯片 141 用1K 8位存储芯片组成2K 8位的存储器 片 2片 寻址范围 5 4主存储器的连接与控制 142 5 4主存储器的连接与控制 2 字扩展用16K 8的SRAM组成64K 8的存储器 需要4个芯片 容量地址数据存储器64K 8168存储芯片16K 8148 143 144 5 4主存储器的连接与控制 145 5 4主存储器的连接与控制 146 5 4主存储器的连接与控制 同一时间内四个芯片中只能有一个芯片被选中地址如下 第一片最低地址0000H最高地址3FFFH第二片最低地址4000H最高地址7FFFH第三片最低地址8000H最高地址BFFFH第四片最低地址C000H最高地址FFFFH 147 5 4主存储器的连接与控制 3 字和位同时扩展用16K 4的SRAM组成64K 8的存储器 需要8个芯片 容量地址数据存储器64K 8168存储芯片16K 4144 148 5 4主存储器的连接与控制 149 用1K 4位存储芯片组成4K 8位的存储器 片 8片 5 4主存储器的连接与控制 150 例 使用4K 8位的RAM芯片组成一个容量为8K 16位的存储器 画出结构框图 并标明图中信号线的种类 方向及条数 5 4主存储器的连接与控制 151 5 4主存储器的连接与控制 5 4 2存储芯片的地址分配和片选CPU访问存储单元 首先选择存储芯片 进行片选 然后从选中的芯片中依地址码选择出相应的存储单元 进行数据的存取 这称为字选片内的字选由CPU送出的N条低位地址线完成 地址线直接接到所有存储芯片的地址输入端 N由片内存储容量2N决定 片选信号通过高位地址得到的 片选的方法分为3种 线选法 全译码法和部分译码法 152 5 4主存储器的连接与控制 1 线选法除片内寻址外的高位地址线直接 或经反相器 分别接至各个存储芯片的片选端 当某地址线信息为 0 时 就选中与之对应的存储芯片片选地址线每次寻址时只能有一位有效 不允许同时有多位有效 能保证每次只选中一个芯片 或组 153 5 4主存储器的连接与控制 1 线选法4片2K 8用线选法构成8K 8存储器 芯片A14 A11A10 A0地址范围0 111000 07000 11 177FFH1 110100 06800 11 16FFFH 154 2 101100 05800 11 15FFFH3 011100 03800 11 13FFFH优点 不需要地址译码器 线路简单 选择芯片不需要外加逻辑电路 仅适用于连接存储芯片较少的场合缺点 不能充分利用系统的存储器空间 且把地址空间分成了相互隔离的区域 给编程带来了一定的困难 5 4主存储器的连接与控制 155 5 4主存储器的连接与控制 2 全译码法将片内寻址外的全部高位地址线作为地址译码器的输入把经译码器译码后的输出作为各芯片的片选信号 分别接到存储芯片的片选端 156 5 4主存储器的连接与控制 2 全译码法优点 每片 或组 芯片的地址范围是唯一确定的 连续的 便于扩展不会产生地址重叠的存储区 对译码电路要求较高 157 5 4主存储器的连接与控制 CPU地址总线20位 用4片2K 8的存储芯片组成一个8K 8的存储器 全译码法要求除去片内寻址用到的11位地址线外 高9位地址A19 A11都参与译码优点 每片 或组 芯片的地址范围是唯一确定的 而且是连续的 便于扩展 不会产生地址重叠的存储区 对译码电路要求较高 158 5 4主存储器的连接与控制 芯片A19 A13A12A11A10 A0地址范围0 0 00000 000000 11 1007FFH1 0 00100 000800 11 100FFFH2 0 01000 001000 11 1017FFH3 0 01100 001800 11 101FFFH 159 5 4主存储器的连接与控制 3 部分译码用片内寻址外的高位地址的一部分译码产生片选信号4片2K 8的存储芯片组成8K 8存储器 需要四个片选信号 用两位地址线来译码产生 160 5 4主存储器的连接与控制 3 部分译码设地址总线有20位 A19 A0 则寻址8K 8存储器时 无论A19 A13取何值 只要A12 A11 0 而均选中第一片 只要A12 0 A11 1 均选中第二片 161 5 4主存储器的连接与控制 芯片A19 A13A12A11A10 A0地址范围0 0000 000000 11 1007FFH1 0100 000800 11 100FFFH2 1000 001000 11 1017FFH3 1100 001800 11 101FFFH 162 5 4主存储器的连接与控制 8KRAM中的任一个存储单元 都对应有2 20 13 27个地址 一个存储单元出现多个地址称地址重叠8KB存储器实占用了CPU全部的空间 1MB 每片2K 8的存储芯片有1 4M 256K的地址重叠区 163 全译码方式存储器与CPU的连接 地址线的连接CPU的地址线一般比存储芯片的地址线数多 将CPU地址线的低位与存储芯片的地址线相连 CPU地址线的高位或在存储芯片扩充时用 或做片选信号 5 4主存储器的连接与控制 164 2 数据线的连接必须对存储芯片位扩展 使其数据位数与CPU的数据线数相等 5 4主存储器的连接与控制 全译码方式存储器与CPU的连接 165 3 读 写命令线的连接CPU读 写命令线直接与存储芯片的读 写控制端相连 高电平为读 低电平为写若CPU的读 写命令线是分开的 CPU的读命令线应与存储芯片的允许读控制端相连 而CPU的写命令线应与存储芯片的允许写控制端相连 5 4主存储器的连接与控制 全译码方式存储器与CPU的连接 166 4 片选线的连接存储器由存储芯片组成 哪一片被选中取决于该存储芯片的片选控制端CS是否能接收到来自CPU的片选有效信号片选信号与CPU的访存控制信号MREQ有关 当CPU要求访存时 才需选择存储芯片 若CPU访问I O 则MREQ为高电平 表示不要求存储器工作 5 4主存储器的连接与控制 全译码方式存储器与CPU的连接 167 5 合理选择存储芯片存储芯片类型 RAM或ROM 和数量的选择选用ROM存放系统程序 标准子程序和各类常数RAM为用户编程设置 5 4主存储器的连接与控制 全译码方式存储器与CPU的连接 168 4 2 例1 169 5 4主存储器的连接与控制 170 例1CPU与存储器的连接图 171 解 1 写出对应的二进制地址码 2 确定芯片的数量及类型 A15A14A13A11A10 A7 A4A3 A0 172 3 分配地址线 A10 A0接2K 8位ROM的地址线 A9 A0接1K 4位RAM的地址线 4 确定片选信号 173 例1CPU与存储器的连接图 174 5 4主存储器的连接与控制 175 1 写出对应的二进制地址码 例2假设同前 要求最小8K为系统程序区 其相邻的16K为用户程序区 最大4K为系统工作区 2 确定芯片的数量及类型 3 分配地址线 4 确定片选信号 1片8K 8位ROM2片8K 8位RAM1片4K 8位RAM 5 4主存储器的连接与控制 176 5 4主存储器的连接与控制 177 5 4主存储器的连接与控制 5 4 3主存储器和CPU的连接1 主存和CPU之间的硬连接硬连接三组连线地址总线 AB 数据总线 DB 控制总线 CB 178 5 4主存储器的连接与控制 5 4 3主存储器和CPU的连接1 主存和CPU之间的硬连接存储器地址寄存器 MAR 接受来自程序计数器的指令地址或来自运算器的操作数地址 确定要访问的单元 179 5 4主存储器的连接与控制 5 4 3主存储器和CPU的连接1 主存和CPU之间的硬连接存储器数据寄存器 MDR 向主存写入数据或从主存读出数据的缓冲部件 180 5 4主存储器的连接与控制 181 5 4主存储器的连接与控制 2 CPU对主存的基本操作软连接 CPU向主存发出的读或写命令CPU对主存进行读 写操作时 首先CPU在地址总线上给出地址信号 然后发出相应的读或写命令 并在数据总线上交换信息 182 5 4主存储器的连接与控制 1 读从CPU送来的地址所指定的存储单元中取出信息 再送给CPU地址 MAR ABCPU将地址信号送至地址总线ReadCPU发读命令WaitforMFC等待存储器工作完成信号 MAR DB MDR读出信息经数据总线送至CPU 183 5 4主存储器的连接与控制 184 5 4主存储器的连接与控制 2 写将要写入的信息存入CPU所指定的存储单元中地址 MAR ABCPU将地址信号送至地址总线数据 MDR DBCPU将要写入的数据送至数据总线WriteCPU发写命令WaitforMFC等待存储器工作完成信号 185 5 4主存储器的连接与控制 186 5 4主存储器的连接与控制 CPU和主存的速度存在差距匹配方式 同步存储器读取和异步存储器读取CPU和主存间没有统一的时钟 由存储器工作完成信号 MFC 通知CPU存储器工作已完成 187 5 4主存储器的连接与控制 同步存储器读取 CPU和主存采用统一时钟主存速度较慢 CPU与之配合必须放慢速度 188 第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 189 5 6多体交叉存储技术 5 6 1并行访问存储器采用并行主存系统 一个存取周期内并行读出多个字依靠整体信息吞吐率的提高 解决CPU与主存之间的速度匹配问题 190 5 6多体交叉存储技术 5 6 1并行访问存储器多个并行工作的存储器共有一套地址寄存器和译码电路按同一地址并行地访问各自的对应单元 191 提高访存速度的措施 采用高速器件 调整主存结构 1 单体多字系统 采用层次结构Cache 主存 增加存储器的带宽 192 5 6多体交叉存储技术 5 6 2交叉访问存储器多个容量相同的存储模块 存储体 各存储模块具有各自独立的地址寄存器 读写电路和数据寄存器各个存储体能并行工作 又能交叉工作 193 2 多体并行系统 1 高位交叉 顺序编址 194 各个体并行工作 体号 1 高位交叉 195 高位交叉各个体分别响应不同请求源的请求 实现多体并行 5 6多体交叉存储技术 196 5 6多体交叉存储技术 5 6 2交叉访问存储器存储器地址寄存器的低位部分经过译码选择不同的存储体 高位部分则指向存储体内的存储字 197 2 低位交叉 各个体轮流编址 198 体号 2 低位交叉各个体轮流编址 199 2 存储速度 读出时间写入时间 存储器的访问时间 读周期写周期 5 6多体交叉存储技术 200 低位交叉的特点 在不改变存取周期的前提下 增加存储器的带宽 启动存储体0 启动存储体1 启动存储体2 启动存储体3 201 设四体低位交叉存储器 存取周期为T 总线传输周期为 为实现流水线方式存取 应满足T 4 连续读取4个字所需的时间为T 4 1 202 低位交叉不改变每个体的存取周期的前提下 增加存储器的带宽 5 6多体交叉存储技术 203 例 设有8个模块组成的八体存储器结构 每个模块的存取周期为400ns 存储字长为32位 数据总线宽度为32位 总线传输周期为50ns 试求顺序存储 高位交叉 和交叉存储 低位交叉 的存储器带宽 5 6多体交叉存储技术 204 第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 205 1 问题的提出 避免CPU 空等 现象 CPU和主存 DRAM 的速度差异 容量小速度高 容量大速度低 5 7高速缓冲存储器 5 7 1高速存储工作原理 206 5 7高速缓冲存储器 5 7 1高速存储工作原理1 程序的局部性原理程序的局部性包括 时间局部性和空间局部性时间局部性 如果一个存储单元被访问 该单元可能会很快被再次访问 因为程序存在着循环 207 5 7高速缓冲存储器 5 7 1高速存储工作原理1 程序的局部性原理空间局部性 如果一个存储单元被访问 则该单元邻近的单元也可能很快被访问程序中大部分指令是顺序存储 顺序执行的 数据一般也是以向量 数组 树 表等形式簇聚地存储 208 5 7高速缓冲存储器 5 7 1高速存储工作原理1 程序的局部性原理利用程序的局部性原理 把程序中正在使用的部分存放在一个高速的容量较小的Cache中 209 5 7高速缓冲存储器 2 Cache的基本结构Cache和主存被分成若干个大小相等的块 每块由若干字节组成由于Cache的容量远小于主存的容量 它保存的信息是主存中最活跃的若干块的副本 210 主存和缓存按块存储块的大小相同 B为块长 5 7高速缓冲存储器 211 Cache替换机构 Cache存储体 主存Cache地址映射变换机构 由CPU完成 5 7高速缓冲存储器 212 5 7高速缓冲存储器 5 7 2Cache