倍频信号发生器的分析与设计毕业设计.doc

武汉理工大学 微机原理与接口技术 课程设计 学学 号 号 012110291020 7 课课 程程 设设 计计 题题 目目 倍频信号发生器的分析与设计 学学 院院 自动化学院 专专 业业 电气工程及其自动化 班班 级级 姓姓 名名 指导教师指导教师 2013 年 1 月 7 日 武汉理工大学 微机原理与接口技术 课程设计 I 课程设计任务书课程设计任务书 学生姓名 学生姓名 专业班级 专业班级 指导教师 指导教师 工作单位 工作单位 自动化学院自动化学院 题题 目目 倍频信号发生器的分析与设计倍频信号发生器的分析与设计 要求完成的主要任务 包括课程设计工作量及其技术要求 以及说明书撰写等具体要求 1 设 有一输入方波信号 f0 50Hz 100Hz 时钟信号 1MHz 要求输出信号 f1 2f0 f2 4f0 自动跟踪 2 画出简要的硬件原理图 编写程序 3 撰写课程设计说明书 内容包括 摘要 目录 正文 参考文献 附录 程序清单 正文部 分包括 设计任务及要求 方案比较及论证 软件设计说明 软件思想 流程 源程序设计及说明等 程序调试说明和结果分析 课程设计收获及心得体会 时间安排 1 月 3 日 1 月 4 日 查阅资料及方案设计 1 月 4 日 1 月 5 日 编程 1 月 5 日 1 月 6 日 调试程序 1 月 6 日 1 月 8 日 撰写课程设计报告 指导教师签名 指导教师签名 年年 月月 日日 系主任 或责任教师 签名 系主任 或责任教师 签名 年年 月月 日日 武汉理工大学 微机原理与接口技术 课程设计 II 目 录 摘要 IV 1 硬件电路的设计思路 1 1 1 主电路的设计 1 1 2 中断辅助电路的设计 1 1 3 存储器设计 3 1 4 CPU 设计 5 1 5 原理图设计 11 1 6 电路组成及简要分析 12 2 软件电路的设计 13 2 1 分频器工作原理 13 2 2 程序的设计 13 2 3 程序源码 14 心得体会 16 参考文献 17 本科生课程设计成绩评定表 武汉理工大学 微机原理与接口技术 课程设计 III 摘 要 汇编语言是一种最接近计算机核心的编码语言 不同于任何高级语言 汇编语言 几乎可以完全和机器语言一一对应 汇编语言对机器语言进行改进的第一步是用一些助记符号代替用 0 和 1 描述的某 种机器的指令系统 如八进制 数 十六进制数以及英语单词的缩写等 称为机器语言 的助记符形式 汇编语言就是在此基础上完善起来的 它改善了机器语言的可读性 可 记性 本次课程设计是为了实现得到 2 倍和 4 倍于输入信号频率的输出信号 通过 8253 定时器的功能以及 8259 所产生的的中断来实现得出输入信号的频率与周期从而得出输出 信号的频率与周期 由此计算出需要计数器所计的数以及所设置的初值 书写调试程序 从而得到要求得到的频率信号 Altium Designer 是原 Protel 软件开发商 Altium 公司推出的一体化的电子产品开发 系统 主要运行在 Windows 操作系统 这套软件通过把原理图设计 电路仿真 PCB 绘 制编辑 拓扑逻辑自动布线 信号完整性分析和设计输出等技术的完美融合 为设计者 提供了全新的设计解决方案 使设计者可以轻松进行设计 熟练使用这一软件必将使电 路设计的质量和效率大大提高 关键词 汇编语言 C 语言 8253 8259 分频信号器 武汉理工大学 微机原理与接口技术 课程设计 0 1 硬件电路的设计思路 1 1 主电路的设计 用 8086 作为系统的 CPU 与 8253 连接作为主电路部分 8253 工作在方式 3 方 波发生器 作为方波发生器 将输入信号 fo 输入到通道 0 的 GATE 端 通过计时器计数 来得出输入信号的频率 并且通过 OUT0 与 OUT1 两个输出端输出二倍以及四倍于原频 率的方波信号 8253 的引脚图如图 1 1 所示 图 1 1 8253 引脚图 8253 各引脚功能 1 数据总线缓冲器 8 位 三态 双向 2 读 写控制逻辑 CS 片选信号 低电平有效 RD 读信号 低电平有效 WR 写信号 低电平有效 A1A0 端口选择信号 1 2 中断辅助电路的设计 中断辅助电路主要用可编程中断控制器 8259A 与 8086CPU 配合实现 8259 采用 最简单的连接方式 当输入信号到下跳沿时通过 8259A 向 CPU 发出中断请求 中断服务 程序读出 CTC2 的计数值 8259A 的引脚图如图 1 2 所示 武汉理工大学 微机原理与接口技术 课程设计 1 图 1 2 8259A 引脚图 D7 D0 bidirectional data bus 双向 三态数据线 与 CPU 系统总线连接 RD read 读信号 输入 低电平有效 当有效时 CPU 对8259A 进行读操作 WR write 写信号 输入 低电平有效 当有效时 CPU 对8259A 进行写操 作 A0 address line 端口地址选择信号 输入 由8259A 片内译码 选择内 部寄存器 CS chip select 片选信号 输入 低电平有效 当有效时8259A 被选中 SP EMN slave program enable buffer 双向信号线 用于从片选择或总 线驱动器的控制信号 当8259A 工作于非缓冲方式时 作为输入信号线 用于从片选择 级联中的从片接低电平 主片接高电平 当8259A 工作于缓冲方式时 作为输出信号线 用做8259A 与系统总线驱动器的控制信号 INT interrupt request 中断请求信号 与 CPU 的中断请求信号相连 INTA interrupt acknowledge 中断响应信号 与 CPU 的中断应答信号相连 武汉理工大学 微机原理与接口技术 课程设计 2 CAS2 CAS0 cascade lines 级联信号线 作为主片与从片的连接线 主片 为输出 从片为输入 主片通过 CAS2 CAS0的编码选择和管理从片 IR7 IR0 interrupt requests 中断请求输入信号 由外设输入 VCC 5V 电源输入信号 GND 电源地 1 3存储器设计 ROM 存储器用 27256 32K 8 其引脚图如图 1 3 所示 RAM 存储器用 6116 2K 8 引脚图如图 1 4 所示 两个存储器的片选信号通过 138 译码器与逻辑电路产生 图 1 3 27256 引脚图 27256是32K 8字节的紫外线镲除 电可编程只读存储器 单一 5V 供电 工作电流为 100mA 维持电流为40mA 读出时间最大为250nS 28脚双列直插式封装 各引脚的含义 为 A0 A15为16根地址线 可寻址32K 字节 O0 O7为数据输出线 CE 为片选线 OE Vpp 为数据输出选通线 编程电源 6116是2K 8位静态随机存储器芯片 采用 CMOS 工艺制造 单一 5V 供电 额定功耗 160mW 典型存取时间200ns 24线双列直插式封装 各引脚含义如下 A0 A10为地址线 武汉理工大学 微机原理与接口技术 课程设计 3 CE 是片选线 OE 是读允许线 WE 是写允许线 6116的操作方式如下 CEOE WE 式 D0 D7 H 未选中 高阻 L L H 读 Dout L H L 写 Din L L L 写 Din 图1 4 6116引脚图 武汉理工大学 微机原理与接口技术 课程设计 4 图1 5 138译码器引脚图 138译码器真值表如下 1 4 CPU 设计 系统 CPU 使用8086 8086工作于最小模式下 如下图所示 图1 6 8086引脚图 武汉理工大学 微机原理与接口技术 课程设计 5 A16 Al9 S3 S6 地址 状态复用引脚 输出 三态 当8088输出地址时 这4个引脚上送出地址的最 高4位 A16 A19 当8088输出状态时 这4个引脚送出状态信号 S3 S6 其中 S6始终为逻 辑0 S5指示中断允许标志位 IF 的状态 S4 S3的指示 CPU 当前正在使用的段寄存器 其编码见下表 S4S4S3S3 当前使用的段寄当前使用的段寄 存器存器 00ES 01SS 10 CS 或未使用任 何段寄存器 11DS A8 A15 地址 输出 三态 CPU 访问存储器或 I O 接口时 从这些引脚送出地址信号 A8 A15 AD0 AD7 地址 数据复用引脚 双向 三态 当 ALE 1时 这些引脚上传输的是地址 而不是 数据 IO M IO 存储器控制 输出 三态 低电平表示 CPU 当前访问的是存储器 高电平表示 访问的是 I O 接口 WR 写控制 输出 三态 低电平表示 CPU 正在对存储器或 I O 接口进行写操作 DT R 数据传送方向控制 输出 三态 用于确定数据传送的方向 高电平时表示 CPU 向存储器或 I O 接口发送数据 低电平表示 CPU 从存储器或 I O 接口接收数据 此信号 常用于控制总线收发器的传送方向 DEN 武汉理工大学 微机原理与接口技术 课程设计 6 数据允许 输出 三态 低电平表示数据总线上有有效数据 它在每次访问内存或 I O 接口以及在中断响应期间有效 它常用作数据总线驱动器的片选信号 ALE 地址锁存允许 输出 三态 高电平表示地址线上有有效地址 它常作为锁存控制 信号将 A0 A19锁存到地址锁存器 RD 读控制 输出 三态 低电平表示 CPU 正在对存储器或 I O 接口进行读操作 READY 准备就绪 输入 高电平有效 它是被访问的内存或 I O 接口发出的响应信号 高电平表示存储器或 I O 设备已准备好 可以进行数据传送 若存储器或或 I O 设备没 准备好 则可将此引脚拉低 CPU 在总线周期的 T3采样 READY 引脚 若为低电平 CPU 将 自动插入1个或多个等待周期 Tw 直到 READY 变为高电平后 CPU 才脱离等待状态 继续 执行后续操作 NMI 非屏蔽中断请求 输入 上升沿有效 此信号不能用软件屏蔽 若此信号有效 CPU 在当前指令执行结束后就进入 NMI 中断过程 INTR 可屏蔽中断请求 输入 高电平有效 CPU 在每条指令的最后一个周期对此引脚进 行采样 以决定是否进入中断响应周期 此信号可用软件屏蔽 INTA 中断响应 输出 低电平有效 CPU 对 INTR 信号的响应 在响应过程中 CPU 在此 引脚连续送出两个负脉冲 可用作外部中断源的中断向量码的读选通信号 TEST 测试 输入 低电平有效 当 CPU 执行 WAIT 指令时 每隔5个时钟周期对此引脚进 行一次采样 若为高电平 CPU 则继续处于空转状态 直到此引脚变为低电平 CPU 才结 束空转状态 继续执行下一条指令 RESET 系统复位 输入 高电平有效 为使 CPU 完成内部复位过程 该信号至少要保持4 个时钟周期 复位后 CPU 内部寄存器的状态如下表所示 当 RESET 返回低电平时 CPU 将 武汉理工大学 微机原理与接口技术 课程设计 7 重新启动 内部寄存器内部寄存器 复位后的状复位后的状 态态 CS FFFFH DS0 SS0 ES0 IP0 FLAGS0 其他寄存器0 指令队列空 HOLD 总线保持请求 输入 高电平有效 当某一总线主控设备要占用系统总线时 通过 此引脚向 CPU 提出请求 HLDA 总线保持响应 输出 高电平有效 CPU 对 HOLD 请求信号的响应 所有三态引脚变 为高阻态 同时使此引脚变为高电平 表示处理器已放弃对总线的控制 当 CPU 检测到 HOLD 信号无效后 就立即使此引脚变为低电平 同时恢复对总线的控制 SS0 系统状态信号输出 它与 IO M 和 DT R 信号决定了最小模式下当前总线周期的状 态 三者的状态组合所表示的处理器操作见下表 武汉理工大学 微机原理与接口技术 课程设计 8 IO MIO MDT RDT R SS0 SS0操作操作 100 发出 中断响应 信号 101 读 I O 端口 110 写 I O 端口 111暂停 000 取指 令 001 读内 存 010 写内 存 011 无操 作 2 8086的引线定义 8086的引脚信号大部分都与8088具有相同的定义 下表仅对不同的引脚予以了说 明 作为对照 表中给出了8088对应的引脚名 80868086引脚引脚 80888088对应引对应引 脚脚 说明说明 AD8 AD15A8 A15 地址 数据复用引脚 双向 三态 8086的 外部数据总线宽度为16位 这8个引脚在数据有 效期间提供了数据总线的高8位 武汉理工大学 微机原理与接口技术 课程设计 9 BHE S7 SS0 总线高位允许 状态复用引脚 输出 低电 平时 允许数据总线的高8位有效 状态位 S7 始终为逻辑1 M IOIO M 存储器 IO 控制 低电平表示 CPU 当前访 问的是 I O 接口 高电平表示访问的是存储器 1 5原理图设计 倍频信号发生器主要由主电路 中断辅助电路 储存器电路组成 通过 Altium Designer 将三个电路依次与一些数字电路连接 即组成信号发生器 其中 8086 工作在 最小模式下 倍频信号发生器原理图如下 图 1 7 原理图 1 6 电路组成与简要分析 主电路 发生器工作时在 8253 的 GATE2 门极加入输入信号 当输入信号高电平 时 8253 计数器开始计数 当输入信号跳变为低电平时 计数停止 此时通过一个非门 武汉理工大学 微机原理与接口技术 课程设计 10 加在 8259 上为高电平 8259 产生中断输送给 CPU 此时根据所计的数值与 CLK2 端内部 的时钟信号频率 可以得出输入信号的频率与周期 数值 周期 0 5T输入 通过输入信号 的频率与周期可以得到所需要的两个信号的频率与周期 通过对比 可以得出两个所需 要计数的数值 计数器为减一操作 可以设置其初值 从而得到两个 OUT1 与 OUT0 两 个所需输出信号 中断辅助电路 当输入信号输入低电平时 此时通过非门电路 加在 8259 上高 电平 8259 产生中断信号输送给 CPU 产生中断 CPU 开始读取并计算此时输入信号的输 入频率与周期 储存器电路 储存器电路由 ROM 存储器 27256 32K 8 与 RAM 存储器 6116 2K 8 组成 通过数据总线与 8086 连接 通过 138 译码器产生片选信号 2 软件电路的设计 2 1 倍频器工作原理 发生器工作时在 8253 的 GATE2 门极加入输入信号 当输入信号高电平时 8253 计数器开始计数 当输入信号跳变为低电平时 计数停止 此时通过一个非门加在 8259 上为高电平 8259 产生中断输送给 CPU 8253 计数器工作在方式 2 或者方式 3 时均只能 作为分频器 所以要想 8253 能够实现倍频信号发生的功能 不能将 8253 按常规方式使 用 联想到计数通道门级 GATE 的作用 可以将 8253 计数器设置为工作方式 3 然后 将输入信号 fo 输入通道 2 的门级 时钟信号正常输入三个计数通道的 CLK 端 于是 在 fo 上升沿的时候通道 2 正常计数 下降沿的时候 输入信号通过 8259 向 8086CPU 发出 中断请求 中断服务程序读出 CTC2 的计数值 设为 a 该值等于 fo 的 T 2 由于时钟频 率为 1MHz 故每个计数脉冲代表 1us 于是可以算出 fo 的周期为 2 FFFFH a 于是 f1 的周期为 1 2To f2 的周期为 1 4To 最后通过与一些数字电路的连接 来实现输出二倍 频与四倍频的方波信号 2 2 程序的设计 程序的设计主要包含以下四点 1 获得 f0 的二分之一周期 T0 2 FFFFH CTC2 的 计数值 2 获得 f1 的周期 T1 1 2 FFFFH CTC2 的计数值 3 获得 f2 的周期 T2 1 4 FFFFH CTC2 的计数值 4 将 T1 T2 分别设置到 CTC1 和 CTC0 中 开机及复位 入口的地址设置为 7FF0H 编程时可用 ORG 伪指令定位 中断向量表设置在 武汉理工大学 微机原理与接口技术 课程设计 11 0000 0000H 0000 03FFH 区间内 可用其中的任何一个类型号 在初始化程序段中对其进 行设置 CS IP 8253 在初始化程序段忠全部设置成工作方式 3 其中 CTC2 的计数初值 为 FFFFH 中断服务程序需要先锁存 CTC2 的计数值 再读取 CTC2 的计数值 2 3 程序源码 DATA SEGMENT INTA00 DW 6000 INTA01 DW 6001 DATA ENDS CODE SEGMENT ASSUME CS CODE DS DATA ORG 7FF0H START MOV AX DATA MOV DS AX MOV AL 13H MOV DX INTA00 OUT DX AL MOV AL 08H MOV DX INTA01 OUT DX AL MOV AL 01H MOV DX INTA01 OUT DX AL MOV AL 0B6H MOV DX 4003H OUT DX AL MOV AX 0FFFFH MOV DX 4002H OUT DX AL MOV AL AH MOV DX 4002H OUT DX AL MOV AL 76H 武汉理工大学 微机原理与接口技术 课程设计 12 MOV DX 4003H OUT DX AL MOV AL 36H MOV DX 4003H OUT DX AL MAIN MOV AX 0FFFFH MOV BX CX SUB AX BX SHR AX 1 MOV BX AX MOV DX 4001H OUT DX AL MOV AL AH MOV DX 4001H OUT DX AL MOV AX BX SHR AX 1 MOV DX 4000H OUT DX AL MOV AL AH MOV DX 4000H OUT DX AL STI JMP MAIN INTV MOV AL 86H MOV DX 4003H OUT DX AL MOV AL 0B6H MOV DX 4003H OUT DX AL MOV DX 4002H IN AL DX MOV CL AL MOV DX 4002H IN AL DX MOV CH AL IRET MOV AH 4CH INT 21H 武汉理工大学 微机原理与接口技术 课程设计 13 CODE ENDS END START 心得体会 虽然此次课程设计的时间减少了 而且其中穿插着考试 使得此次课程的难 度进一步增加 但是尽管如此 通过本次课程设计 我对于微机原理与接口技术这门课 程的了解依然更加深入了 通过这次课程设计 我对自己所学的这门课有了更为深刻的 认识 主要有以下几点 1 从本次课程设计中 对于题目给定的要求和任务 自己通过书本与和别人的讨论 一步一步锻炼了自己独立思考问题的能力 从最开始的不知所措 到后来的根据所学知 识一步一步去推理 在这个阶段和过程中 自己更加的巩固了所学的专业课知识 比如 对 8253 与 8359 等芯片作用的了解 也更意识到了独立思考的作用性 2 在本次课程设计中 自己花费了较大的心血 自己根据老师给定的 ppt 结合书 本上的知识 有条不紊的去理清自己的思路 对于一些知识上的盲点 自己也选择冷静 耐心的去思考和查阅相关资料 3 对于初学汇编语言的我们来说 想要实现题目所要求的功能依然是一件十分困难 的事情