集成电路-噪声.doc

集成电路中的噪声产生机理总结及其抑制方法讨论Summary of the generation mechanisms for noise problem in VLSI and the discussion about suppression methods for it 姓 名： 李旭瑞 学 号： 52111213002 专 业： 华东师范大学 微电子 2011年 12 月 综述： 噪声指在导体中热激励的电荷载体构成了随机变化的电流，引起随机的电压。噪声限制了电路能够正确处理的最小电平信号，它与功耗、速度和线性度相互制约，是进行模拟电路设计时要考虑的重要因素。本文首先介绍了集成电路中由器件产生的噪声，然后介绍了电路系统级的噪声，并针对不同的噪声机理总结出一些防治方法。最后介绍了一类需要特别考虑噪声的电路类型:集成运放电路的噪声。并且报导了一篇最近在IEEE上发表的英文文章中提出的一个可编程增益放大器中处理噪声的优越表现。第一节 半导体器件中的噪声 热噪声、散粒噪声和闪烁噪声是集成电路器件常见的三种噪声源。热噪声： 热噪声由导体中的不规则热运动造成，电路模型为一个串联的电压源或并联的电流源，为波特曼常数，T是绝对温度，是噪声带宽。热噪声等效电路模型散粒噪声： 散粒噪声shot noise）又称为Schottky噪声，基本原因是电子电荷的粒子性。发生散粒噪声必须满足两个条件，1、必须要有直流流过并且:2、存在电荷载体跃过的电位壁垒。第二个条件告诉我们，尽管电子电荷存在量子特性，但通常的线性电阻井不产生散粒噪声。载流子流过PN结时可产生散粒噪声，用并联的电流源来表示。其中是噪声电流，q是电子电荷(1.610-19C)，IDC是直流电流。一般的频率范围内，热噪声和散粒噪声的功率谱密度与频率无关，统称为白噪声。 g-r噪声和1f噪声： 统称为有色噪声，（也称闪烁噪声，粉噪声）。这类噪声的特点是谱密度随频率减小而增加。所以在高频工作时通常不考虑它的影响。它们的形成机理比较复杂，其原因之一是晶格的缺陷。它们在对表面现象敏感的器件中最为突出。因此MOSFET的1/f噪声比双极型器件来更为显著。较大的MOSFET显示较少的1/f噪声，因为它们较大的栅电容使沟道电荷的波动平稳。因此如果想从MOSFET中得到较好的1/f噪声性能，就必须采用实际可行的最大器件尺寸。第二节 集成电路系统中的噪声 以上分析的是集成电路中半导体器件因素所产生的噪声。然而在大规模集成电路中的噪声不仅仅由孤立的器件所引起，更重要的是由于电路的寄生耦合作用等系统级的噪声。以下将做详细分析。反射噪声： 反射是一个传输线效应。在高速系统中，反射噪声增加时延，引起过冲，下冲和振铃。产生反射噪声的根本原因是信号传输路径上存在的阻抗不连续性。当一个信号换层导致了阻抗不连续（制造工艺变化或设计考虑等），在不连续的边界点上就会产生发生反射。当导线越过有孔平面，跨越缝隙，出现分支或靠近相邻导线，此时产生了阻抗不连续，可以观察到反射。如果负载和传输线的特性阻抗不匹配，同样也会发生反射。 为了最小化这种反射，常用可行的方法包括阻抗控制（通过线的几何和介质常数），消除分支，选择适当的端接方案（串行，并行，RC，戴维宁等），并且尽量使用一个实心金属平面来做为返回电流的参考平面。串扰噪声： 所谓串扰，就是有害信号从一个网络传输到相邻网络，即相邻网线(“进攻者”)上的信号转换会引起其它静止网线(“受害者”)上产生噪声干扰。任何一对相邻比较近的网络之间都存在串扰。这是因为信号沿导线传播时，信号路径和返回路径的部分电场和磁场延伸到周围空间而形成边缘场，若在此边缘场区域里布线，就会产生耦合噪声。串扰噪声包括容性耦合噪声和感性耦合噪声，通常在电路中用互容和互感来描述。这些耦合噪声在互连线上分成两部分，同时向前和向后两个方向传播，所以从传播方向上说，每种耦合噪声又分为前向耦合和后向耦合。容性耦合噪声、感性耦合噪声二者的后向耦合在受扰线的源端叠加形成近端串扰(或后向串扰)，而二者的前向耦合在受扰线的远端叠加形成远端串扰(或前向串扰)。 容性耦合电流的传播方向 感性耦合电流的传播方向 串扰对电路的影响表现在： 第一，它会产生噪声毛刺，这种串扰问题称为功能噪声(也称为静态噪声)。当临近导线上的信号在逻辑值之间跳变时，导线间的耦合电容会引起充放电。如果受扰线上的噪声毛刺超过它接收端的输入跳变阈值，功能噪声就会发生，并且会以一种错误的逻辑值形式表现出来最终加载到接收端的寄存器或者锁存器当中。 第二，串扰会引发时序错误，这种串扰问题称为延时噪声(也称为动态噪声)。当受扰线和干扰线信号同时跳变时，受扰线上的信号可能会被加速或者减慢，造成受扰线下游逻辑的Setup或者Hold的违规。电荷分享噪声：电荷分享噪声分为两种，下面以一个电路图来解释它，如图所示。第一种是由于动态电路本身结构造成的。动态电路采用先预冲后运算的工作机制，预充点s1在ck为低电平时与导通(充电)，在ck为高电平时通过M36与M37放电(运算)。在运算阶段，当输入a为1而b为0时，M36导通而M37截止，51点存储的电荷会在s1与netl两点重新分布，造成s1电平下降，引起输入Y电平的上升。若s1点的电容为G，预充结束时的电压为乩；netl点的电容为Cs1，预充结束时的电压为0。则s1点的分享噪声为。因此增大Cs1或减小C0，是降低电荷分享噪声的方法之一。另一种电荷分享噪声是由于外部的扰动造成的。当输入a为0而b为1时，M36截止、M37导通，此时若输入a，则存在噪声将会使M36无法完全截止，在netl与51之间形成较大的漏电流，使s1的电平下降。这种噪声是由于输入端的噪声引起的，因此也可以归类为传播噪声。电荷分享噪声的解决是动态电路设计的关键之一，因为动态电路与静态电路相比更容易受到噪声的攻击。另外在许多动态电路设计中，为了提高速度，运算NMOS管的翻转电压都有所降低，这更降低了动态电路对噪声的免疫能力。电源/地噪声： 主要是地线系统的公共阻抗噪声。在芯片封装和印制电路板中，电源/地平面和过孔形成了电源分布系统。大量器件（核心逻辑, 输出驱动等）同时开关所需要的瞬时电流会引起电源和地平面上的电压波动，即高速的跳变电流在公共走线上的压降引起的噪声。 通常情况下，Vdd与GND都被认为是理想的恒压电平信号，但事实往往并非如此。电源可以通过两种形式对电路产生影响：电源高频噪声和电源直流偏置。电源高频噪声是儿和GND上存在的高频电平跳变，它是由于电流源的不稳定以及电源与高频变化的信号线耦合造成的。电源直流偏置是指电源由输入点传播至工作电路时由于电阻产生的电平上升(GND)或下降(Vdd)。直流偏置并不会直接产生噪声，但是它会降低电路(尤其是动态电路)对噪声的抵抗能力。芯片封装问题同时还导致同步开关噪声（Simultaneous Switch Noise），主要指晶体管开关时，器件充放电产生变化电流并且由于返回路径存在电感，从而产生压降并导致接收器端的噪声。我们称之为SSN，或者 I噪声或者电源/地弹。由于电源/地系统提供的非理想回流路径，SSN将减慢信号传输速度，耦合到其它静态信号网络上，从而引起逻辑错误。也可能引起数模混和电路的共模噪声。在今天这种日益增长的IC转换速度和IO数量，SSN随着这种趋势的发展显著的增加。电源/地噪声在今天的高速设计中通常占据30以上的噪声预算。同步开关噪声产生的机制非常复杂。由于电源/地分布系统的复杂性使得其成为了SI 分析中一种最难建模的地弹问题和电磁辐射（EMI）效应。地弹直接导致工作速度和产品可靠性。第三节 集成电路中噪声的防治和降低 据以上分析，根据噪声来源的不同，我们可以将噪声分为以下几类。1、 器件噪声。2、传播噪声。3、耦合噪声。4、开关噪声。 我们可以根据需要选择合适的方法来避免或者减小集成电路中的噪声。1、 解决器件类噪声问题的方法。 对一个系统的噪声性能通常用噪声因子F来衡量。噪声因子的定义是：，噪声系数NF用分贝表示：，噪声系数表征了信号通过系统后由于系统内部噪声而造成的信噪比的恶化程度。噪声因子是对一个系统引起的信号噪声比下降的度量。这一下降程度越大，则噪声因子也越大。如果一个系统没有加进任何自己的噪声，那么总的输出噪声就完全取决于噪声源，于是噪声因子就为1。 对于一个含有噪声的二端口网络，将噪声用一个和信号源串联的噪声电压源和一个并联的噪声电流源表示，从而将该网络看作无噪声网络。二端口网络由一个导纳为E及等效的并联噪声电流源露构成的噪声源驱动。 含噪网络抽象成无噪网络示意图噪声因子的表达式。 注意，尽管我们已经假设了噪声源的噪声与二端口网络两个等效的噪声发生器是不相关的，但上述公式却并没有假设二端口网络的这两个噪声发生器也是相互不相关的。为了包括在en和in间可能相关的情形，把in表示成两个分量上的和。一个分量ic与en相关，另一个分量iu则不相关。设，则这里已将每个导纳分解成电导G和电纳B的和。公式包含了三个独立的噪声源，每个都可以看成是一个等效电阻或电导产生的热噪声：利用上面三式，可以将噪声因子用阻抗和导纳表示为：由上式可知，一旦一个给定的二端口网络的噪声特性已用它的四个噪声参数表示，那么就可以求出使噪声因子达到最小的一般条件。即只要对噪声源导纳求一阶导数并使它为零。可见，为了使噪声因子最小，应当使噪声源的电纳等于相关电纳的负值，而噪声源的电导。上面刚介绍的经典理论隐含地假设了给定器件具有某一特定的固定特性，然后定义噪声源的导纳 ，以使这一给定器件的噪声系数最小。现代集成电路技术发展日新月异，电路中具体情况又千差万别，没有任何具体的指南指出有关什么样的器件尺寸使噪声最小。而且，任何低噪声设计均以牺牲电路的其他性能为代价，比如功耗和速度等。所以实际设计中，应该先预测所设计系统的噪声，在设计芯片系统的方案时，就考虑低噪声化，并一级一级进行噪声优化平衡，直到电路的物理设计，即低噪声化TOP-DOWN方法；另一方面，结合工艺，在电路的各个层面上寻求最小噪声化方法，实现低噪声化的BOTTOM-LIP方法。比如以MOS管器件的噪声分析为例，经过等效以后的噪声源如图：这个噪声电压包含热噪声和1/f噪声两部分。热噪声由下式计算：，k为玻耳兹曼常量，为绝对温度，为跨导，为测量系统的带宽。，。当MOS截止时，沟道电阻无穷大，等效跨导几乎为0，故热噪声电流很小。MOS的热噪声也可用栅等效噪声电压源表示，其噪声电压为。对于MOS管的1/f噪声来说，噪声源可以一串联在栅极上的电压源为模型。或者用噪声电流源做模型：。考虑以上的主要噪声源，一个描述MOSFET的共源小信号噪声特性模型如图：在图中，包括沟道电阻引起的热噪声，阻性栅噪声，以及低频噪声。忽略了在频率高于截至频率时才起重要作用的感应栅噪声。在实际应用中，由于通常为了确定噪声在输入端的等效大小，应用EnIn模型，把上图所示的噪声模型绘成下图示的EnIn模型，即把噪声电流源折算到输入端。对上图来说，当输入短路，仅En对输出噪声电流In。作相互贡献，即考虑热噪声和1f噪声，可以得到，。其中，IG为栅极漏电流，ID为漏极工作点电流，K为由器件决定的常熟，a为052之间的常熟。下图示出了MOS管En的谱密度曲线，由图可见，由于上式等号右边第二项为1f噪声的贡献，使得En随频率的降低而上升。与双极晶体管不同，对场效应晶体管来说，其lf噪声区可扩展到兆赫兹范围。在中频段和高频段主要是沟道热噪声对En的贡献，所以谱密度是平坦的。为了减少这个区域的噪声，必须把MOSFET应用在gm大的工作点上，即静态漏极电流要大通常ID在IDDs(为UGs=O的ID)附近，gm可达最大。在常规SPICE的MOS器件模型中，用四个噪声电流源模拟噪声，都用谱密度表示。其中两个代表漏极和源极的寄生串联电阻的热噪声，它们分别表示为S。=4kTR。以及S。=4kTRs，另外两个从漏极到源极的噪声电流源，其一为热白噪声(散粒噪声)，另外一个为1f噪声，表示为，S。=8以及。式中KF和AF是可由用户输入的参数，gm是Q点的小信号模型跨导，IDQ静态漏极电流，Leff有效沟遒长度，假定信号源不相关，将所有噪声不相加就得到全部的噪声谱密度。这样，在分析CMOS线路的噪声性能是，可将器件的噪声源反应在其输入上，对与噪声分析将十分方便。以下是低噪声共源放大器的设计的要点：热噪声：增大gm（增大ID，W）增大RD1/f噪声：增大WL同时还要权衡噪声、功耗、电压余度、速度的关系。当然各种类型的MOS管，还有共栅噪声，源跟随器噪声，共源共栅放大器噪声，差分对中的噪声等等，在我们设计器件电路的时候都要跟上述共源一样进行考虑。如上分析，对于电路的器件内部物理效应的低噪声设计，已有比较成熟的设计考虑和一般方法。即从电路设计的各个环节考虑，确定设计方法和过程：在实际任务方案上，着眼于低噪声特性，从低噪声的特性出发，选择输入级器件参数及其工作点，以满足噪声指标，然后选择电路组态和负反馈方式等采满足增益、带宽以及输入输出阻抗的要求，以期达到噪声特性最佳。2、解决长线传输噪声(1) 远离噪声。这种方法的代价也很大：它牺牲了芯片面积以及连线密度。(2) 屏蔽信号线。屏蔽信号线是解决信号噪声较常用的方法，是将信号线与外界噪声利用Vdd、GND或恒压的信号线隔离开。(3) 差分传输。两个同向的噪声经过电平相减就被自动滤除了。3、规划良好的电地网络 电地网络是电路能否正常工作的关键因素之一。一些特殊电路(例如动态电路或由传输门构成的电路)对电源的电压非常敏感。在超大规模集成电路中，规划优质电地的关键在于均匀并密集地分布电源与地，并将一层之内或层与层之间的电地尽可能连通；为了避免电源的扰动，还可以为其添加尽量多的电容以滤去高频噪声。(1) 减小等效地线的电感。具体实施方法为缩短地线长度，增加地线并联支路数，网格状地线布置和减小电流回路面积等方法。(2) 设置去耦电容。逻辑电路高速跳变电流流过时，将产生同样的阻抗噪声。对此问题的有效措施是设置去耦电容。注意，去耦电容须直接跨接在待去耦的电源和地脚之间，使电容提供的充放电电路有尽可能短的路径和小的回路面积。不得将电容跨接在似乎更方便、邻近，但与被去耦电路关系甚远的电源和地线上。对于常见TTL集成电路，如图电源地线布置是较佳的做法。令两导线尽可能靠近，使互感达到极大，则回路总电感达极小。并且去耦电容须直接跨接在待去耦的电源和地脚之间。4、抑制串扰噪声 串扰与导线的结构有关，而且远端串扰还与信号源有关，所以可以据此得出抑制串扰的方法，加大信号路径之间的间距(减小互容和互感)，敏感信号线放置在带状线层，使用介电常数较低的叠层(提高信号传播速度(抑制远端串扰)，在满足性能要求的情况下使用速度较慢的器件.，使用嵌入式微带线，使用完整的地平面作为返回路径等。 另外一种比较重要的方法就是使用防护布线：在两条导线之间加入地线影响两者之间的电场和磁场，减小两者之间的互容和互感。5、选择合理的电路，降低开关噪声。 动态电路是最容易受到噪声干扰的电路，以上噪声都可能对动态电路产生致命的影响。因此在电路设计时，动态电路是解决噪声问题的关键。(1) 如果设计的电路对于噪声的要求很高而时序不关键时，尽可能使用静态电路。(2) 把动态电路改造成伪静态。把动态电路改造成伪静态 左侧是一个标准的动态与门；右侧是为了提高电路抗噪能力修改后的电路。如果将如输入以及预充管去掉，右侧的电路就是一个完整的静态与门，但为了保证电路的工作速度不受较大的影响，通常加入的两个PMOS的宽长比都很小，仅会对噪声产生的运算节点电平下降进行有限的电荷补充，因此，在本质上该电路依然是按照“预充一放电”的方式工作，只是两个PMOS管的加入大大地提高该电路的抗噪声能力。当然一定要用到动态电路的话也是有办法降低其噪声的，比如调节预充点与中间节点的电容，预充中间节点，增加keeper管并调节输出反向器的p-n管比例等。增加keeper管的动态电路如图所示。它的原理也是增加电荷补偿，上图的补偿原理相似，只是伪静态电路的电荷补偿由输入端控制，而keeper管的补偿由输出端控制。预充电路中keeper管的结构第四节 集成运放电路中的噪声抑制 集成运放是一种高增益直接耦合放大器 ,是最基本、最具代表性的、应用最广泛的一种模拟集成电路。随着集成电路技术的迅速发展 ,相继出现了一些用于微弱信号检测的高性能专用集成运放。所以，在这类电路中需要特别考虑噪声。在低噪声电路中除了要选用低噪声元器件 ,还应合理设计电路 ,使电路的低噪声性能达到最佳。 用单片集成运放加上简单的外部电阻可以构成同相放大电路和反相放大电路。它们是集成运放作为放大元件使用的两个基本电路。 2010年，Qianqian Lei等在IEEE的一片英文文章“A High-linearity CMOS Programmable Gain Amplifier for Wireless Communications”中提出了一个低功耗高线性可编程增益放大器 (Programmable Gain Amplifier PGA)。该PGA采用了多电压增益的差分简并结构和包含能增强线性的输入运放的闭环结构。该PGA的增益为34dB时的噪声系数(NF)是28dB，性能十分优越。PGA中的放大器电路如图所示：(a) 粗增益放大器(a)表示固定粗增益放大器。采用的是包含I-V转换器(输入运放 M25 和M26)和电阻负载(R1)的开环结构。 M25 和M26 工作在源跟随器里，微分输入电压Vin=Vin+-Vin- 是串联M25 和M26两个非线性跨导gm1和电阻R2的线性微分。闭环电路保证了gml线性，该闭环电路包括用于高增益和低噪声单微分输入运放。添加在粗增益运放输出的源极跟随器缓冲是为了提高驱动能力和隔离加载的核心放大器。图中M27 和 M28是缓冲器。共模反馈放大器是为了稳定输出直流偏压。通过检测PGA的共模电压，产生偏压。该放大器的电压增益为： (1)其中gm1是M25 和M26的跨导，A0是输入运放的直流增益。通过改变R1和R2的值，PGA的增益可以数字控制。改变R2的值对应同时改变直流增益，噪声系数和IIP3。具体机理如下，大信号输入时，直流增益将变小，进而降低噪声，然而需要大的线性条件。小信号输入时，直流增益将变大，而PGA表现出低噪声和低线性。PGA的频率响应函数为: fp=1/(2R1Cout),其中Cout电容负载，与R1有关。如果R1不变，fp保持不变。实际上，如图3(b)所示，精细增益放大器的构架与粗增益放大器类似。只是它的增益范围包含320dB。精细增益放大器的增益