EDA课设要求汽尾灯.doc

2007级EDA课程设计 EDA课程设计报告书课题名称 汽车尾灯控制电路设计姓 名杜少波学 号 20076287院、系、部电气系专 业电气工程指导教师高迎霞2010年 6 月18日一、 设计任务及要求：汽车尾部左右两侧都有3指示灯，要求：汽车正常运行时指示灯全灭；右转弯时，右侧的3个指示灯按照右循环顺序依次亮；左转弯时左侧的3个指示灯按照左循环的顺序依次亮；临时刹车时所有指示灯同时闪烁。指导教师签名： 2010年 月 日 二、指导教师评语：指导教师签名： 2010年 月 日 三、成绩 指导教师签名： 2010年 月 日 汽车尾灯控制电路设计一、设计目的 熟悉循环和时钟的运用,熟练使用模块进行进程的实现,最终实现汽车按要求实现正常运行、左转、右转和刹车的电路模拟。二、设计要求 汽车尾部左右两侧都有3指示灯，要求：汽车正常运行时指示灯全灭；右转弯时，右侧的3个指示灯按照右循环顺序依次亮；左转弯时左侧的3个指示灯按照左循环的顺序依次亮；临时刹车时所有指示灯同时闪烁。三、电路及连线设计四、使用说明 定义左右转控制开关分别为k1和k2，左显示灯为D1-1D1-3；右显示灯为D1-4D1-6。 当k1为高电平时灯的显示为D1-1D1-2D1-3如此循环，当k2为高电平时灯的显示为D1-4D1-5D1-6并循环，如果k1k2均为低电平则显示灯全灭（即为正常运行状态），如果均为高电平则全亮并闪烁（即刹车状态）。五、流程图设计输入VHDL代码保存建立文件夹设计项目原理图存盘，注意名称区别。选择目标器件启动编译引脚的选择引脚分配并编译编程下载/配置硬 件 测 试六、程序设计如下：主控制模块顶层文件：library ieee;use ieee.std_logic_1164.all;entity kz is port(left,right:in std_logic; lft,rit,lr:out std_logic);end kz;architecture kz_arc of kz isbegin process(left,right) variable a:std_logic_vector(1 downto 0); begin a:=left&right; case a is when00=lft=0;-正常运行 rit=0; lrlft=1;-左转运行 rit=0; lrrit=1;-右转运行 lft=0; lrrit=0;-刹车 lft=0; lr=1; end case; end process;end kz_arc;左转控制模块：library ieee;use ieee.std_logic_1164.all;entity lfta is port(en,clk,lr:in std_logic; l2,l1,l0:out std_logic);end lfta;architecture lft_arc of lfta isbegin process(clk,en,lr) variable tmp:std_logic_vector(2 downto 0); begin if lr=1 then tmp(0)=NOT CLK;-刹车闪烁 tmp(1)=NOT CLK; tmp(2)=NOT CLK; elsif en=0 then tmp:=000; elsif clkevent and clk=1 then-左转依次闪烁 if tmp=000 then tmp:=001; else tmp:=tmp(1 downto 0)&0; end if; end if; l2=tmp(2); l1=tmp(1); l0=tmp(0); end process;end lft_arc;右转控制模块：library ieee;use ieee.std_logic_1164.all;entity rita is port(en,clk,lr:in std_logic; r2,r1,r0:out std_logic);end rita;architecture rit_arc of rita isbegin process(clk,en,lr) variable tmp:std_logic_vector(2 downto 0); begin if lr=1 then-刹车闪烁 tmp(0)=NOT CLK; tmp(1)=NOT CLK; tmp(2)=NOT CLK; elsif en=0 then tmp:=000; elsif clkevent and clk=1 then-右转依次闪烁 if tmp=000 then tmp:=100; else tmp:=0&tmp(2 downto 1); end if; end if; r2=tmp(2); r1=tmp(1); r0=tmp(0); end process;end rit_arc;时钟脉冲模块，时间设定为2s：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity timer2s isport(clk:in std_logic;clkout:out std_logic);end entity timer2s;architecture one of timer2s isbeginprocess(clk)variable counter:std_logic_vector(7 downto 0);variable qclkout:std_logic;begin if clkevent and clk=1 then -以128Hz为基本时钟源，对其上升沿计数if counter=11111111 then -计数个数为256个即256128Hz2sqclkout:=not qclkout;clkout=qclkout;counter:=00000000;-计数器满则输出反相计数器清零else counter:=counter+1;-每捕捉到一个基本时钟源上升沿计数器加一 end if; end if; end process;end architecture one;七、设计总结：通过对EDA的学习和课程设计的实践讨论，我们对VHDL语言的编写和进程操作有了更进一步的认识和理解。并通过对本次实验设计-“汽车尾灯设计”，在实践中加深了对电子电路设计过程和方法的掌握，并可以较为熟练的使用模块进行程序的设计执行，同时在实验中对之前课上所学习的时钟、循环等各种语句和结构的使用有了更为深刻的印象和体会，对本次的实践操作起到了很大的帮助，并在此感谢老师对我们实验中不足之处的耐心指导和讲解。八、参考文献：1 高峰.单片微型计算机原理与接口技术.科学出版社，20072 唐俊英.EDA技术应用实例教程.电子工业出版社，20082007级ED