CH1微电脑硬体结构.pptVIP

MCS 51家族 TOP 930203 top1 mail hyivs tnc edu tw 8051的功能 1 一般控制應用之8位元單晶片微電腦2 具布林代數處理能力 可作單位元的邏輯運算 3 內部資料記憶體128byte RAM 8052則有256byte4 內部有4Kbyte ROM 程式記憶體 8052則有8Kbyte 依型號而定 5 具4組8位元共32條的雙向I O埠6 2個16位元的計時計數器 8052則有3個7 有一個全雙工 可同時雙向傳送資料 的串列通訊埠 又稱UART 萬用非同步接收傳送器 8 具兩層優先權的中斷結構9 可接受5個中斷來源 其中2個外部 3個內部 UART 2個TIMER 8052則有6個中斷來源 其中2個外部 4個內部 UART 3個TIMER 8051的功能 10 程式記憶體可外接擴充到64Kbyte 內外合計 11 資料記憶體可外接擴充到64Kbyte 內外合計 12 內建時脈震盪電路 最高工作頻率為12MHz13 最大記憶體定只能力可達128K 內部資料記憶體數量14 CHMOS版本的8051 80C51BH 80C31BH 87C51 80C52 80C32 87C52 另外具軟體規劃省電模式 IdleMode 與軟體規劃暫停模式 PowerDownMode 15 8751 8752具有資料保密功能 微電腦硬體結構 TOP 930203 輸出單元 OU OutputUnit 輸入單元 IU InputUnit 記憶體單元 MU MemoryUnit 中央處理單元CPU CenterProcessingUnit 運算單元 控制單元 top1 mail hyivs tnc edu tw 微電腦硬體結構 輸入單元 TOP 930203 將外部的資訊傳送到CPU做運算處理或存入記憶體單元 一般在為電腦的輸入單元有鍵盤 磁碟機 光碟機 滑鼠 光筆 掃描器或讀卡機等週邊設備 輸出單元 OU OutputUnit 輸入單元 IU InputUnit 記憶體單元 MU MemoryUnit 中央處理單元CPU CenterProcessingUnit 運算單元 控制單元 top1 mail hyivs tnc edu tw 微電腦硬體結構 輸出單元 TOP 930203 將CPU處理過的資料輸出或儲存傳送外部週邊設備 一般在為電腦的輸出單元有顯示器 印表機 繪圖機 燒錄機或磁碟機等週邊設備 輸出單元 OU OutputUnit 輸入單元 IU InputUnit 記憶體單元 MU MemoryUnit 中央處理單元CPU CenterProcessingUnit 運算單元 控制單元 top1 mail hyivs tnc edu tw 微電腦硬體結構 記憶體單元 記憶體單元 MU MemoryUnit TOP 930203 記憶體單元是用來1 儲存輸入單元傳送來的資料 2 儲存經過中央處理單元處理完成的資料 輸出單元 OU OutputUnit 輸入單元 IU InputUnit 存取方式不同 又可分1 唯讀記憶體 ReadOnlyMemory 簡稱ROM 2 隨機存取記憶體RandomAccessMemory 簡稱RAM 記憶體單元之記憶體可分為1 主記憶體 MainMemory 2 輔助記憶體 AuxiliaryMemory 中央處理單元CPU CenterProcessingUnit 運算單元 控制單元 top1 mail hyivs tnc edu tw 微電腦硬體結構 中央處理單元 中央處理單元CPU CenterProcessingUnit 運算單元 控制單元 TOP 930203 輸出單元 OU OutputUnit 輸入單元 IU InputUnit 記憶體單元 MU MemoryUnit 運算單元 ArithmeticLogicUnit 簡稱ALU 運算單元又稱為算數邏輯單元1 算數運算 如 加 減 乘 除2 邏輯運算 如 AND OR NOT 控制單元 ControlUnit 簡稱CU 負責協調與指揮各單元間的資料傳送與運作 使得微電腦可依照指令的要求完成工作 top1 mail hyivs tnc edu tw 8051內部結構圖 TOP 930203 時脈產生器 CPU 中斷控制器 128bytesRAM Timer0Timer1 4KbytesROM UART 4個8bitsI Oports 匯流排控制器 Timer0 Timer1 UART INT0 INT1 T0 T1 TXD RXD RD WR ALE PSEN AddressData P0 P2 P1 P3 Data INTData top1 mail hyivs tnc edu tw 8051接腳圖 1234567891011121314151617181920 4039383736353433323130292827262524232221 TOP 930203 P1 0 P1 1 P1 2 P1 3 P1 4 P1 5 P1 6 P1 7 P3 0 P3 1 P3 2 P3 3 P3 4 P3 5 P3 6 P3 7 RESET XTAL2 XTAL1 GND P2 7 P2 6 P2 5 P2 4 P2 3 P2 2 P2 1 P2 0 P0 0 P0 1 P0 2 P0 3 P0 4 P0 5 P0 6 P0 7 RXR TXD INT0 INT1 T0 T1 WR RD VCC EA ALE AD0 AD7 A15 A8 PSEN top1 mail hyivs tnc edu tw 结束 TOP 930203 top1 mail hyivs tnc edu tw 時脈產生器 TOP 930203 EAXTAL1XTAL2RST 8051 31 19 18 9 石英震盪器12MHz vcc top1 mail hyivs tnc edu tw Reset接線圖 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 記憶體分布圖 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 內部記憶體及定址方式 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 內部資料記憶體結構 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 程式狀態字組 PSW ProgramStateWord TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 輸出入PORT P0 P3 特性 TOP 930203 P0 0 P0 7 埠0 1 為開洩極 OpenDrain 雙向I O埠 在做為外部擴充記憶體時 可低八位元位址線 A0 A7addressline 與資料匯流排 databus 雙重功能2 做為一般I O埠時必須加上外部提升電路 P1 0 P1 7 埠1 為具有內部提升電路的雙向I O埠 P2 0 P2 7 埠2 1 為具有內部提升電路的雙向I O埠 2 做為外部擴充記憶體時 可為高八位元位址線 A8 A15addressline P3 0 P3 7 埠3 1 為具有內部提升電路的雙向I O埠 2 每支接腳都具有另一特殊功能 top1 mail hyivs tnc edu tw 外部提升電阻 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 特殊功能接腳 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 匯流排 TOP 930203 top1 mail hyivs tnc edu tw 匯流排說明 地址匯流排 傳遞地址信號用 單方向由CPU到MEMORY及I O 資料匯流排 傳遞資料信號用 通常為雙向並具三態結構 位於CPU與MEMORY間及CPU與I O間 控制匯流排 如讀 寫 中斷控制信號 與其他作CPU 元件控制的信號線 TOP 930203 top1 mail hyivs tnc edu tw 中斷位址 TOP 930203 top1 mail hyivs tnc edu tw 資料來源 林純民 林世昌編著 微電腦控制8051 8052專題實習 29