高频电子线路-李福勤-第八章ppt课件.ppt

第8章锁相环路与频率合成技术 锁相环路 PhaseLockLoop 简称PLL 即自动相位控制 APC 电路 是为了提高和改善电子线路的性能指标或实现一些特定的要求 利用反馈信号与原输入信号的相位进行比较 进而输出一个比较信号对系统的参数进行修正 从而提高系统性能的自动控制电路 是目前在滤波 频率合成 调制与解调 信号检测等许多技术领域应用最为广泛的一种反馈控制电路 在模拟与数字通信系统中 已成为不可缺少的基本部件 它的基本作用是在环路中产生一个振荡信号 其相位 锁定 在环路输入信号的相位上 所谓相位锁定是指两个信号的频率完全相等 二者的相位差保持恒定值 8 1 1锁相环的构成和基本原理 组成框图 ui t 和VCO的uo t 在PD中进行比较 PD输出的误差电压ud t 是二者相位差的函数 如果两者频率相同 相位差恒定 则经LF后无输出 如果两者频率不同 则经LF后得到控制电压去控制VCO的振荡频率 直至环路进入 锁定 状态 工作原理 8 1锁相环路 PLL 鉴相器的电路模型 1 鉴相器的输出电压是ui t 和uo t 相位差的函数 2 典型的乘积型鉴相器中 鉴相器的低频分量输出为 鉴相器框图 鉴相器电路模型 分析 3 乘积型鉴相器具有正弦规律的鉴相特性 环路滤波器的电路模型 微分方程 常见环路滤波器的形式 环路滤波器电路模型 其中 AF p 为传递函数 压控振荡器的电路模型 压控振荡器的特性可用调频特性来表示 压控振荡器的电路模型 P d dt为微分算子 在一定范围内 o与uc t 几乎成线性关系有 A0为VCO的压控灵敏度 锁相环的相位模型及环路方程 锁相环的相位模型 瞬时频差 控制频差 固有频差 环路方程 捕捉过程 环路由失锁进入锁定的过程 i较小 ud t 能顺利通过LF得到uC t 控制VCO 环路锁定 捕捉带 p 环路由失锁进入锁定所允许信号频率偏离 r的最大值 捕捉时间 P 环路由失锁状态进入锁定状态所需的时间 i较大 ud t 通过LF有较大衰减 uC t 较小 经频率牵引过程时间长 环路锁定 i很大 ud t 不能通过LF产生uC t VCO不受控 环路失锁 跟踪过程 环路维持锁定的过程 能够维持环路锁定所允许的最大固有频差 i 称为锁相环路的跟踪带或同步带 跟踪过程 同步过程 跟踪带 同步带 跟踪带 同步带 和环路滤波器的带宽及压控振荡器的频率控制范围有关 如果输入信号频率 i或VCO振荡频率 o发生变化 则VCO振荡频率 o跟踪 i而变化 维持 o i的锁定状态 称为跟踪过程或同步过程 锁相环的基本特性 环路锁定后 输出信号与输入信号频率相等 没有剩余频差 有微小固定相差 良好的窄带特性 锁定后没有频差 自动跟踪特性 环路相当于一个高频窄带滤波器 只让输入信号频率附近的频率成份通过 环路在锁定时 输出信号频率和相位能在一定范围内跟踪输入信号频率和相位的变化 集成锁相环简介 集成锁相环按其内部电路结构可分为 模拟锁相环和数字锁相环集成锁相环按其用途可分为 通用型和专用型集成锁相环按其工作频率可分为 低频 1MHz以下 高频 1 30MHz 和超高频 30MHz以上 几种通用的集成锁相环 L565 低频 L562 高频 和L564 超高频 应用之一 锁相倍频 分频与混频 倍频电路框图 当反馈环路是分频器时 倍频电路当反馈环路是倍频器时 分频电路当反馈环路是混频器和中频放大器时 混频电路 应用之二 锁相调频和鉴频 锁相环调频 锁相环使VCO的中心频率稳定在晶振频率上 同时调制信号也加至VCO上 从而实现调频 当输入调频波的频率发生变化时 经PD和LF后将得到一个与输入信号的频率变化相同的控制电压 即实现鉴频 锁相环鉴频 应用之三 调幅波的同步检波 原理框图 工作原理 在对DSB及SSB调幅信号解调的同步检波器中 必须有一与载波信号同频同相的同步参考信号 图中用载波跟踪锁相环路 在VCO输出端经900移相后而得到该信号 应用之四 彩色电视色副载波的提取 原理框图 工作原理 在彩色电视中 为了重现彩色 接收端必须要有与发送端完全相同的色副载波 而其中的色同步信号是其产生的基准 图中利用锁相环使VCO产生的色副载波 根据锁相环的工作特点 该信号的频率和相位受输入端色同步信号的控制 应用之五 锁相接收机 原理框图 工作原理 通过锁相环VCO产生本振频率 实现对输入信号频率的跟踪 保证输出中频信号频率相对稳定 频率合成器的主要技术指标 频率范围 频率合成器的工作频率范围频率间隔 相邻频率之间的最小间隔 又称分辨力频率转换时间 从一个工作频率转换到另一个工作频率 并达到稳定工作所需要的时间频率稳定度与准确度稳定度 在一定时间内频率偏差标称频率的程度准确度 实际工作频率与标称频率之间的偏差频谱纯度 输出信号接的正弦波的程度 8 3频率合成技术 单环式锁相频率合成器 由晶体振荡器产生标准频率源fs 经参考分频器R分频后 得到参考频率fr fs R送到鉴相器的一输入端 VCO输出频率fo经N分频后送到鉴相器的二输入端 环路锁定时有fr fo N 因此VCO输出信号频率为fo NfS R Nfr 即输出信号频率fo为输入参考信号频率fr的N倍 改变N 分频系数 就可得到不同频率的输出 频率合成器实例 由CD4046组成的频率合成器 单环式频率合成器存在的问题 减小输出频率间隔和减小频率转换时间是矛盾的 要减小输出频率间隔 就必须减小输入参考频率fr 因环路滤波器的带宽必须小于参考频率 因而环路滤波器的带宽也要压缩 环路的捕捉时间或跟踪时间就要加长 即频率合成器的频率转换时间加大 锁相环路内接入分频器后 其环路增益将下降为原来的1 N 当要求频率间隔很小时 其分频比N的变化范围将很大 导致环路增益也大幅度的变化 从而影响到环路的动态工作性能 可编程分频器的分频比的数目决定了合成器输出信道的数目 而程序分频的输入频率就是合成器的输出频率 由于可编程分频器的工作频率比较低 无法满足大多数通信系统中工作频率高的要求 多环式锁相频率合成器 上图为三环频率合成器组成框图 它由三个锁相环路组成 环路A和B为单环频率合成器 环C为混频环 吞脉冲程序分频器 工作原理 设计数开始时模式控制输出1 双模前置分频器和两计数器在输入脉冲作用下同时计数 当辅助计数器计满A个脉冲后模式控制电路输出低电平0 辅助计数器停止计数 同时使双模前置分频器分频比变为P 然后继续工作 主计数器也继续计数满N个脉冲后