第三章-门电路PPT课件.ppt

补 半导体基础知识 半导体基础知识 1 本征半导体 纯净的具有晶体结构的半导体 常用 硅Si 锗Ge 两种载流子 半导体基础知识 2 杂质半导体N型半导体多子 自由电子少子 空穴 半导体基础知识 2 杂质半导体P型半导体多子 空穴少子 自由电子 半导体基础知识 3 PN结的形成空间电荷区 耗尽层 扩散和漂移 半导体基础知识 4 PN结的单向导电性外加正向电压 半导体基础知识 4 PN结的单向导电性外加反向电压 半导体基础知识 5 PN结的伏安特性 正向导通区 反向截止区 反向击穿区 K 波耳兹曼常数T 热力学温度q 电子电荷 第三章门电路 3 1概述 门电路 实现基本运算 复合运算的单元电路 如与门 与非门 或门 门电路中以高 低电平表示逻辑状态的1 0 获得高 低电平的基本原理 高 低电平都允许有一定的变化范围 正逻辑 高电平表示1 低电平表示0负逻辑 高电平表示0 低电平表示1 3 2半导体二极管门电路半导体二极管的结构和外特性 Diode 二极管的结构 PN结 引线 封装构成 P N 3 2 1二极管的伏安特性 给二极管两端加上不同极性的电压 测得电流 得到曲线有如下特点 1 实际正向电压导通存在一个死区电压VT Ui VT有电流通过 Ui VT无电流通过 2 实际反向电压时 有反向电流存在 A 3 存在反向击穿电压VBR 当外加反向电压 VBR时 电流 3 2 2二极管的开关等效电路 3 2 3二极管的开关特性 高电平 VIH VCC低电平 VIL 0 VI VIHD截止 VO VOH VCCVI VILD导通 VO VOL 0 7V 3 2 4二极管的动态电流波形 1 现象二极管工作于高频脉冲状态 开关的速度快 有如下现象 a 0 t1Vi VF 正向电压 D导通 b t t1Vi从VF变到 VR 理想时D截止 流过很小反向饱和电流 实际D不能立即截止 而存在一个很大的反向电流IR VR R 维持一段时间ts后开始下降 tf后等于0 1IR 这时D截止 t1 t1 c 结论 导通截止所需过渡过程的时间较大 实际存在电荷存储效应 2 原因 3 反向恢复时间trtr ts tfns 开通时间 3 2 5二极管与门 设VCC 5V加到A B的VIH 3VVIL 0V二极管导通时VDF 0 7V 规定3V以上为1 0 7V以下为0 3 2 3二极管或门 设VCC 5V加到A B的VIH 3VVIL 0V二极管导通时VDF 0 7V 规定2 3V以上为1 0V以下为0 二极管构成的门电路的缺点 电平有偏移带负载能力差只用于IC内部电路 3 3半导体三极管的开关特性 一 双极型三极管的结构管芯 三个引出电极 外壳 BJT BipolarJunctionTransistor 基区薄低掺杂 发射区高掺杂 集电区低掺杂 以NPN为例说明工作原理 当VCC VBBbe结正偏 bc结反偏e区发射大量的电子b区薄 只有少量的空穴bc反偏 大量电子形成IC 二 三极管的输入特性和输出特性 三极管的输入特性曲线 NPN VON 开启电压硅管 0 5 0 7V锗管 0 2 0 3V近似认为 VBE VONiB 0VBE VONiB的大小由外电路电压 电阻决定 三极管的输出特性 固定一个IB值 即得一条曲线 在VCE 0 7V以后 基本为水平直线 特性曲线分三个部分截止区 条件VBE 0V iB 0 iC 0 c e间 断开 VI 0 VBE 0 发射结反偏 iE i iC 0集电结反偏 Rc上无压降 B E C如同断开 为截止状态 0 VI Vr 发射结虽正偏 但是 VBE VriE 0 iB iC 0 仍然为截止状态 特性曲线分三个部分放大区 条件VCE 0 7V iB 0 iC随iB成正比变化 iC iB VI Vr 发射结正偏 且有了iE 0 iC iB集电结反偏 VBE 0 7V 可以认为三极管导通时发射结压降始终为0 7V 放大状态 特性曲线分三个部分饱和区 条件VCE0 VCE很低 iC随 iB增加变缓 趋于 饱和 三极管导通后 随着VI的增大 iB iC iE也增加 V VCC iCRc减少 当VCE 0 7V时 集电结由反转向正 集电结对基区边界的电子收集作用减少 基极复合电流iB增加 而iC不再增加 此时iC iB iC 略去 阻值很小 所以V 很小 称为饱和压降 用V 表示 饱和也是一种导通状态 临界饱和点 当集电结零偏 即V VC时 i iB 阻值很小 所以V 很小 称为饱和压降 用V 表示 i 临界饱和基极电流 临界饱和集电极电流 与放大不同之处 集电结正偏iC iB iE iB iC 与放大相同之处 iE i iC均不为0 服从iE i iC 发射结正偏 截止区 V V V V V V 发射结正偏 集电结反偏 此时且有了i iC iB V V 放大区 VI Vr或 V V 发射结正偏 集电结反偏 V V 此时iC iB 与 无关 iE i iC 饱和区 i iB 反射结 集电结正偏 iB增加 而iC不再增加 此时iC iB iC由 和 决定 iE i iC 小结 a 放大 b 截止 c 饱和 延迟时间 从输入V 的上升沿到集电极电流iC上升到 所需要的时间 上升时间 iC从 上升到 所需的时间 存储时间 iC从 下降到 所需的时间 三极管的开关时间 下降时间 iC从0 9 下降到 1 所需的时间 是从临界饱和经过放大区到截止区所需的时间 开通时间 截止到饱和建立基区电荷时间 关断时间 饱和到截止存储电荷消散时间 V V 三极管的开关参数 开通时间 且 ns级 的大小是影响三极管开关速度的首要原因 V 硅0 7 0 8V 锗0 2 0 4VV 越小越好 硅0 4 0 3V 锗0 05 0 1V 三 双极型三极管的基本开关电路 只要参数合理 VI VIL时 T截止 VO VOHVI VIH时 T导通 VO VOL 工作状态分析 四 三极管反相器 三极管的基本开关电路就是非门实际应用中 为保证VI VIL时T可靠截止 常在输入接入负压 参数合理 VI VIL时 T截止 VO VOHVI VIH时 T截止 VO VOL 例3 5 1 计算参数设计是否合理 5V 8V 3 3K 10K 1K 20VCE sat 0 1V VIH 5VVIL 0V 例3 1 计算参数设计是否合理 将发射极外接电路化为等效的VB与RB电路 因此 参数设计合理 3 TTL与非门电路 TTL的发展 前面的门电路 称之为分立元件门电路 是由单个分立的电阻 电容 二极管 三极管等连接而成的电路 1 分立元件与DTL与非门电路 3 TTL与非门电路 2 TTL与非门电路 多发射极三极管 3 TTL与非门电路 1 输入全为高电平 1 3 6V 时 4 3V T2 T5饱和导通 钳位2 1V E结反偏 截止 负载电流 灌电流 输入全高 1 输出为低 0 1V 3 TTL与非门电路 1V T2 T5截止 负载电流 拉电流 2 输入端有任一低电平 0 0 3V 输入有低 0 输出为高 1 流过E结的电流为正向电流 5V 3 TTL与非门电路 与非 逻辑关系 与非 门 3 TTL与非门电路 74LS00 74LS20管脚排列示意图 3 电压传输特性 TTL 与非 门输入电压VI与输出电压VO之间的关系曲线 即VO f VI 3 电压传输特性 TTL 与非 门输入电压VI与输出电压VO之间的关系曲线 即VO f VI 通常把CD段中点所对应的输入电压成为阈值电压UTH 3 电压传输特性 TTL 与非 门输入电压VI与输出电压VO之间的关系曲线 即VO f VI Voff VSH Von VSL TTL 与非 门的外特性及主要参数 抗干扰能力 关门电平VOFF 保证输出为标准高电平VSH的90 时允许输入低电平最大值 只有小于此值时输出才为高电平 一般产品要求 0 8V 开门电平VON 保证输出为标准低电平VSL 0 3V 时允许输入高电平最小值 只有大于此值 输出才为低电平 典型值为1 4V 一般产品要求 1 8V VOFF VSH VON VSL TTL 与非 门的外特性及主要参数 抗干扰能力 低电平噪声容限VNL 指在保证输出高电平的前提下 允许叠加在输入低电平上的最大正向干扰电压 VNL VOFF VOL 高电平噪声容限VNH 指在保证输出低电平的前提下 允许叠加在输入高电平上的最大负向干扰电压 VNH VOH VON VOL VOH TTL 与非 门的外特性及主要参数 输入特性 输入电流与输入电压之间的关系曲线 即II f VI 1 输入短路电流ISD 也叫输入低电平电流IIL 当VIL 0V时由输入端流出的电流 2 输入漏电流IIH 输入高电平电流 指一个输入端接高电平 其余输入端接低电平 经该输入端流入的电流 约10 A左右 TTL 与非 门的外特性及主要参数 输入特性 输入电流与输入电压之间的关系曲线 即II f VI TTL 与非 门的外特性及主要参数 输入负载特性 在实际应用中 有时会遇到输入端经过一个电阻接地的情况 当输入电流流过RI时 产生压降UI 输入电阻与输入电压之间的关系曲线 即RI f UI c 等效电路 TTL 与非 门的外特性及主要参数 输出负载特性 拉电流负载 灌电流负载 TTL 与非 门的外特性及主要参数 输出负载特性 uO UOH时TTL与非门输出特性 TTL 与非 门的外特性及主要参数 输出负载特性 uO UOL时TTL与非门输出特性 扇入系数Ni和扇出系数No 1 扇入系数Ni 是指合格的输入端的个数 例如一个四输入端的与非门 扇入系数Ni 4 2 扇出系数No 是衡量门电路带负载能力的大小 指在灌电流 输出低电平 状态下驱动同类门的个数 当驱动门输出低电平 负载电流从外电路流入驱动门电路时 成为灌电流 其中IOLmax为最大允许灌电流 IIL是一个负载门灌入本级的电流 1 4mA No越大 说明门的负载能力越强 TTL 与非 门的外特性及主要参数 当驱动门输出高电平 负载电流从驱动门拉出 流向负载门 成为拉电流 其中IOHmax为最大允许拉电流 IIH是一个负载门高电平输入电流 通常 NOL和NOH不等 取较小的作为门电路的扇出系数 在TTL集成器件的数据手册中 并不给出扇出系数 需要计算 扇入系数Ni和扇出系数No TTL 与非 门的外特性及主要参数 例 扇出系数 Fan out 试计算门G1能驱动多少个同样的门电路负载 平均传输延迟时间tpd 导通延迟时间tPHL 输入波形上升沿的50 幅值处到输出波形下降沿50 幅值处所需要的时间 截止延迟时间tPLH 从输入波形下降沿50 幅值处到输出波形上升沿50 幅值处所需要的时间 平均传输延迟时间tpd TTL 与非 门的外特性及主要参数 电源的动态尖峰电流时间Icc 当VI为高电平T1T2T5导通 T4截止 TTL 与非 门的外特性及主要参数 当VI为低电平T1T4导通 T2T5截止 当输出电压由低电平突然变成高电平的过渡过程中 由于原来T5工作在深度饱和状态 所以T4导通必然先于T5截止 这样就出现了短时间内T4 T5同时导通的状态 有很大的瞬时电流经过T4T5 使电源电流出现尖峰脉冲 集电极开路TTL 与非 门 OC门 1 0 当将两个TTL 与非 门输出端直接并联时 产生一个大电流1 抬高门2输出低电平2 会因功耗过大损坏门器件 注 TTL输出端不能直接并联 TTL与非门电路 集电极开路TTL 与非 门 OC门 集电极开路TTL 与非 门 OC门 当输入端全为高电平时 T2 T5导通 输出F为低电平 输入端有一个为低电平时 T2 T5截止 输出F高电平接近电源电压VC OC门完成 与非 逻辑功能 逻辑符号 输出逻辑电平 低电平0 3V高电平为VC 5 30V 集电极开路TTL 与非 门 OC门 集电极开路TTL 与非 门 OC门 集电极开路TTL 与非 门 OC门 集电极开路TTL 与非 门 OC门 设n个门并接 驱动m个负载门的输入端 所有OC门截止 输出高电平 IIH 负载门高电平输入漏电流 IOH OC门输出三极管截止时的漏电流 集电极开路TTL 与非 门 OC门 集电极开路TTL 与非 门 OC门 OC门输出低电平只有一个OC门导通 IIL 每个负载门低电平输入短路电流 IOL max 每个OC门允许的最大灌电流 集电极开路TTL 与非 门 OC门 OC门需外接电阻 所以电源VC可以选5V 30V 因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接 三态逻辑门 TSL 1 0 输出F端处于高阻状态记为Z Z 低电平使能 高电平使能 三态门的应用 1 三态门广泛用于数据总线结构 任何时刻只能有一个控制端有效 即只有一个门处于数据传输 其它门处于禁止状态 2 双向传输 当E 0时 门1工作 门2禁止 数据从A送到B E 1时 门1禁止 门2工作 数据从B送到A 三态逻辑门 TSL TTL与非门工作速度 存在问题 TTL门电路工作速度相对于MOS较快 但由于当输出为低电平时T5工作在深度饱和状态 当输出由低转为高电平 由于在基区和集电区有存储电荷不能马上消散 而影响工作速度 改进型TTL与非门 可能工作在饱和状态下的晶体管T1 T2 T3 T5都用带有肖特基势垒二极管 SBD 的三极管代替 以限制其饱和深度 提高工作速度 改进型TTL与非门 增加有源泄放电路 1 提高工作速度 减少了电路的开启时间 缩短了电路关闭时间 2 提高抗干扰能力 T2 T5同时导通 因此电压传输特性曲线过渡区变窄 曲线变陡 输入低电平噪声容限VNL提高了0 7V左右 ECL 或 或非 门电路 1 开关速度高 2 逻辑功能强 3 负载能力强 1 功耗较大 2 抗干扰能力差 逻辑摆幅为0 8V左右 噪声容限VN一般约300mV ECL 或 或非 门电路 I2L基本单元电路 电路的组成 T2的驱动电流是由T1射极注入的 故有注入逻辑 工作原理 1 当VA 0 1V低电平时 T2截止 I0从输入端A流出 C1 C2和C3输出高电平 2 当A开路 相当于输入高电平 时 I0流入T2的基极 T2饱和导通 C1 C2和C3输出低电平 I2L门电路 I2L门电路 逻辑功能 I2L的主要优缺点 1 集成度高 2 功耗小 3 电源电压范围宽 4 品质因素最佳 5 生产工艺简单 电流在1nA 1mA范围内均能正常工作 I2L的品质因数只有 0 1 1 pJ 门 1 开关速度低 2 噪声容限低 I2L的逻辑摆幅仅700mV左右 比ECL还低 但其内部噪声小 因此电路能正常工作 3 多块一起使用时 由于各管子输入特性的离散性 基极电流分配会出现不均的现象 严重时电路无法正常工作 3 CMOS门电路 一 MOS管的结构 S Source 源极G Gate 栅极D Drain 漏极B Substrate 衬底 金属层 氧化物层 半导体层 PN结 以N沟道增强型为例 以N沟道增强型为例 当加 VDS时 VGS 0时 D S间是两个背向PN结串联 iD 0加上 VGS 且足够大至VGS VGS th D S间形成导电沟道 N型层 开启电压 二 输入特性和输出特性 输入特性 直流电流为0 看进去有一个输入电容CI 对动态有影响 输出特性 iD f VDS 对应不同的VGS下得一族曲线 漏极特性曲线 分三个区域 截止区恒流区可变电阻区 漏极特性曲线 分三个区域 截止区 VGS109 漏极特性曲线 分三个区域 恒流区 iD基本上由VGS决定 与VDS关系不大 漏极特性曲线 分三个区域 可变电阻区 当VDS较低 近似为0 VGS一定时 这个电阻受VGS控制 可变 三 MOS管的基本开关电路 四 MOS管的四种类型 增强型耗尽型 大量正离子 导电沟道 四 MOS管的四种类型 PMOS反相器 缺点 1 工作速度比较低 导通电流是由空穴运动形成的 空穴的迁移率比电子低 为了获得同样的导通电阻和电流 必须有更大的几何尺寸 2 使用负电源 输出电平为负 不便于和TTL电路连接 NMOS反相器 数字逻辑电路中的MOS管均是增强型MOS管 它具有以下特点 当 UGS UT 时 管子导通 导通电阻很小 相当于开关闭合 当 UGS UT 时 管子截止 相当于开关断开 设电源电压VDD 10V 开启电压VT1 VT2 2V 1 A输入高电平VIH 8V 2 A输入低电平VIL 0 3V时 电路执行逻辑非功能 驱动管 负载管 T1 T2均导通 输出为低电平VOL 0 3V T1截止T2导通 电路输出高电平VOH VDD VT2 8V NMOS门电路 驱动管串联 负载管 工作原理 T1和T2都导通 输出低电平 2 当输出端有一个为低电平时 与低电平相连的驱动管就截止 输出高电平 电路 与非 逻辑功能 注 增加扇入 只增加串联驱动管的个数 但扇入不宜过多 一般不超过3 1 1 通 通 0 1 当两个输入端A和B均为高电平时 0 1 止 通 1 CMOS电路的特点 1 功耗小 CMOS门工作时 总是一管导通另一管截止 因而几乎不由电源吸取电流其功耗极小 2 CMOS集成电路功耗低内部发热量小 集成度可大大提高 3 抗幅射能力强 MOS管是多数载流子工作 射线辐射对多数载流子浓度影响不大 4 电压范围宽 CMOS门电路输出高电平VOH VDD 低电平VOL 0V 5 输出驱动电流比较大 扇出能力较大 一般可以大于50 6 在使用和存放时应注意静电屏蔽 焊接时电烙铁应接地良好 CMOS电路 PMOS NMOS 工作原理 1 输入为低电平VIL 0V时 VGS1 VT1 T1管截止 VGS2 VT2 电路中电流近似为零 忽略T1的截止漏电流 VDD主要降落在T1上 输出为高电平VOH VDD T2导通 2 输入为高电平VIH VDD时 T1通T2止 VDD主要降在T2上 输出为低电平VOL 0V 实现逻辑 非 功能 CMOS电路 CMOS电路 CMOS电路 CMOS漏极开路的门电路 OD门 CMOS电路 CMOS漏极开路的门电路 OD门 CMOS电路 工作原理 TN和TP均截止 VI由0 VDD变化时 传输门呈现高阻状态 相当于开关断开 CL上的电平保持不变 这种状态称为传输门保存信息 VI在VT VDD范围变化时TP导通 即VI在0 VDD范围变化时 TN TP中至少有一只管子导通 使VO VI 这相当于开关接通 这种状态称为传输门传输信息 VI由0 VDD VT 范围变化时TN导通 CMOS电路 工作原理 1 当C为低电平时 TN TP截止传输门相当于开关断开 传输门