D类功放IC设计时注意的关键点

D 类功放 IC 设计时注意的关键点 2010 10 28 23 24 39 分类 默认分类 标签 emi deadtime mosfet 电流 输出 字号 订阅 在 D 类功放 IC 设计应用中需注意以下几点 1 Deadtime 死区校正 全桥 MOSFET 管轮流成对导通 理想状态一对导通 另一对截止 但实际上功率管的开启关断有一个过程 过渡过程中 必有一瞬间 如图 3 所 示 在 IN1 IN3 尚未彻底关断时 IN2 IN4 就已开始导通 因 MOSFET 全部 跨接于电源两端 故极端的时间内 可能会有很大的电压电流同时加在 4 个 MOSFET 上 导致功耗很大 整体效率下降 而且器件温升加剧 烧坏 MOSFET 降低可靠性 为避免两对 MOSFET 同处导通状态 引起有潜在威 胁的很大短路电流 应保证一对 MOSFET 导通和另一对 MOSFET 截止期间有 一个很短的停滞死区时间 Dead time 这个时间由 Logic 逻辑控制器控制 以 有效保证一组 MOSFET 关断后 另一组 MOSFET 再适时开启 减小 MOSFET 损耗 提高放大器效率 但 Deadtime 设置不当 将出现如下问题 1 输出信号中将产生毛刺 造成电磁干扰 也即死区时间内 IN1 IN3 都关断 完全失控的输出电压将受到图 6 a 中体二极管电流的影响 体二极管电流的形成 参见下文 EMI 节 输出波形中将出现毛刺干扰 2 Deadtime 过大 输出波形中出现的毛刺包含的能量将持续消耗在 体二极管中 以热能形式消耗能量 严重影响芯片工作稳定性和输出效率 3 Deadtime 过长 影响放大器线性度 造成输出信号交越失真 时 间越长 失真越严重 2 EMI Electro Magnetic InteRFerence EMI 主要由 MOSFET 体二极管反向恢复电荷形成 具体产生机理如 图 6 所示 第一阶段 MP1 MOSFET 导通 有电流流过 MOSFET 和后级 LPF 电感 第二阶段 全桥进入 Dead time 期间 MP1 本身关断 但其体二极管依 然导通 保证后级电感继续续流 第三阶段 Deadtime 期结束 MN1 导通瞬 间 若 MP1 体二极管存储的剩余电荷尚未完全释放 则瞬间释放上一次导通期 间未释放的存储电荷 导致反向恢复电流激增 此电流趋向于形成一个尖脉冲 最终体现在输出波形上 如图 6 b 所示 因此 输出频谱会在开关频率以及开 关频率倍频处包含大量频谱能量 对外形成 EMI 为抑制 EMI 以降低输出方波频率 减缓方波顶部脉冲为目的 将一 些内部 EMI 消除电路新技术应用于新产品中 1 Dither 扩展频谱技术 即在规定范围内 周期性调整三角波采样 时钟频率 基波和高次谐波避开敏感频段 使输出频谱能量平坦分散 2 增加主动辐射限制电路 输出瞬变时 主动控制输出 MOSFET 栅 极 以避免后级感性负载续流引起高频辐射 3 印制板 PCB 布局设计规则 1 因输出信号含大量高频方波 需将加入的低失真 低插入损耗 LC 滤波电容和铁氧体电感低通滤波器件紧密靠近功放 将承载高频电流的环路面 积减至最小 以降低瞬态 EMI 辐射 2 因输出电流大 音频输出线径要宽 线长要减短 故需降低无源电 阻 RP 和滤波器电阻 RF 提高负载电阻 RL 比值 提高输出效率 3 PCB 底部是热阻最低的散热通道 功放底部裸露散热铜皮面积要大 应尽可能在敷铜块与临近具有等电势的引脚以及其他元件间多覆铜 裸露焊盘 相接的敷铜块用多个过孔连接到 PCB 板背面其他敷铜块上 该敷铜块在满足系 统信号走线要求下 应具有尽可能大的面积 以保证芯片内核通过这些热阻最 低的敷铜区域有最佳散热特性 4 大电流器件接地端附近 多加过孔 信号若跨接于 PCB 两层间 多加过孔提高连接可靠性 降低导通阻抗 5 信号输入端元件焊盘和信号线与