实验二-利用MSI设计组合逻辑电路

实验二实验二 利用利用 MSIMSI 设计组合逻辑电路设计组合逻辑电路 1433XXXX 一 实验目的 一 实验目的 1 掌握组合逻辑电路的分析方法 并验证其逻辑功能 2 掌握组合逻辑电路的设计方法 并能 用最少的逻辑门 实现之 3 熟悉示波器与逻辑分析仪的使用 二 实验仪器及器件 二 实验仪器及器件 1 数字电路实验箱 数字万用表 示波器 2 器件 74LS00 74LS197 74LS138 74LS151 三 实验预习 三 实验预习 1 复习组合逻辑电路的分析方法 对实验中所选的组合电路写出函数式 2 复习组合逻辑电路的设计方法 对实验要求的电路 列出真值表 写出函数式 画出逻辑图 并在图上标明集成块引脚号 四 实验原理 四 实验原理 见实验书 五五 实验内容实验内容 1 1 数据分配器与数据选择器功能相反 它是将一路信号送到地址选择信号指定的输出 如输入为D 地址信号为A B C 可将D按地址分配到八路输出 F0 F1 F2 F3 F4 F5 F6 F7 其真值表如表 五 所示 试用3线 8线译码器 74LS138实现该电路 将74LS197连接成八进制作为电路的输入信号源 将QDQCQB分别与 A B C连接 D接模拟开关 静态检测正确后 用示波器观察并记录D 1时 CP A B C及F0 F7的波形 提示 将74LS138附加控制端S1作为数据输入端 同时令 S2 S3l 0 A2A1A0作为地址输入端 即可将S1送来的数据只能通过A2A1A0所指定的一根输 出线反相后送出去 1 用proteus设计逻辑电路图如下 其中 将74LS197的Q3 Q2 Q1作为74LS138的S2 S1 S0输入 G2A G2B接低电平 G1接 高电平 Q1Q1与与A A相连 相连 Q2Q2与与B B相连 相连 Q3Q3与与C C相连 由上图知相连 由上图知A0 A7A0 A7分别为数据分配器的分别为数据分配器的7 7个输出 个输出 而而A8 A11A8 A11为为CPCP Q1Q1 Q2Q2 Q3Q3的波形的波形 逻辑分析仪显示如下 2 实验 由译码器工作原理及数据分配器真值表 将试验箱中芯片由 proteus 中连接起来 实际图如下 示波器显示如下 其中 D0 至至 D11 分别为分别为 CP Q3 Q2 Q1 及及 F0 F7 的输出的输出 虽然顺序不一样 但对比 proteus 逻辑分析仪 可知该实验成功 综合真值表 proteus 和实验示波器 可得最终输 出波形图应为 2 LU 设计 在实验箱上实现设计 在实验箱上实现 用八选一数据选择器 151 设计一个函数发生器电路它的功能如表 四 所示 待静 态测试检查电路工作正常后 进行动态测试 将 74LS197 连接成十六进制作为电路的输入 信号源 用示波器观察并记录 CP S1 S0 A B Y 的波形 由上图写出真值表 由于 8 输入 74LS151 的数据选择只有三个输入 而显然这里有 S1 S0 A B 四个变量 因此 需要将其中一个变量设置为数据输入 本实验将 B 设置为数据输入 首先 74LS151 的逻辑输出表达式为 2 1 0 0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4 2 1 0 5 2 1 0 6 2 1 0 7 在这里 观察真值表 令 A2 S1 A1 S0 A0 A D0 D7 0 D1 D2 D4 B D3 D6 1 D5 那么表达式为 1 0 1 0 1 0 1 0 1 0 1 0 当时做预习实验没找到非门 就用与非门代替 用用 197 输出输出 16 进制数 进制数 Q1 Q2 Q3 分别与分别与 151 上上 的的 A B C 连接 连接 E 接地 接地 X0 和和 X7 接地 接地 X1 X2 X4 接接 Q0 X3 X6 接高电平 接高电平 X5 连连 Q0 的取反 的取反 1 用 proteus 进行仿真模拟 逻辑分析仪如下 2 实验 在试验中我将示波器中某些路交换了顺序 不影响结果 实验箱情况 由于芯片上没有直接取反的芯片 我使用了 74LS00 与非门进行取反 示波器显示 其中 D0 到到 D6 分别为分别为 CP B A S0 S1 Y 的波形的波形 实验中的不足 没有按书中给定的顺序显示每一路的波形 在下次的实验中将改正 遇到的问题 74LS151 在连线中 E 接口忘记接低电平 导致 74LS151 没有正常工作 Y 始终 输出低电平 由于线路繁多 花了很长时间才检查出来 以后实验将在连线过程中更加仔 细 根据真值表 proteus 和实验 可知该实验成功 正确波形如下 3 AU 设计设计 设计一个半加半减器 输入为 S A B 其中 S 为功能选择口 当 S 0 时 输出 A B 和 进位 当 S 1 时 输出 A B 和借位 首先画出真值表 由真值表可知 卡诺图 化简得 Dn 1 门电路门电路 首先利用 74LS197 的八进制输出端 Q1 Q2 Q3 作为 B A S 的输入 然后用异或 门 74LS86 实现输出 Dn 接着用 74LS86 实现 A B 再用 74LS08 与 B 实现与门输出 Cn 用 proteus 进行设计 我用 197 输出八进 用门表示逻辑 其中 A0 A5 分别表示 PA S A B Dn Cn 其中逻辑分析仪显示如下 实验中发现了问题 由于异或门 74LS86 和与门 74LS08 不能同时使用 不得不将 Cn 的表的表 达式进行变换 改用两次达式进行变换 改用两次 74LS00 来实现与门 来实现与门 波形如下 实验中我漏掉了 CP 的波形 D0 D4 依次为依次为 Q1 Q2 Q3 Dn Cn 同时我也没按顺序显示波形 下次 实验将改进 2 使用使用 74LS138 实现实现 将 74LS197 的 Q3 Q2 Q1 作为 74LS138 的 S2 S1 S0 输入 G2A G2B 接低电平 G1 接 高电平 通过真值表 得知在 74LS138 中 Y1 Y2 Y5 Y6 接接 Cn 的与非门 输出表示的与非门 输出表示 Cn 波形 波形 Y3 Y5 接接 Dn 的与非门 输出表示的与非门 输出表示 Dn 波形波形 Proteus 仿真如下 逻辑分析仪如下 其中 A0 A5 分别为 CP S A B Dn Cn 实验箱情况 示波器 3 使用使用 74LS151 我分的两次记录 我分的两次记录 将 74LS197 的 Q3 Q2 Q1 作为 74LS151 的 S2 S1 S0 输入 由真值表 第一个第一个 151 表示表示 Dn 其中 其中 X1 X2 X4 X5 接高电平 其余接地 第二个接高电平 其余接地 第二个 151 表示表示 Cn 其中 其中 X3 X5 接高电平 其接高电平 其 与接地与接地 首先是 proteus 逻辑分析仪 实验由于 151 只有一个 我分为两步 第一步输出 Dn 的波形 第二步输出 Cn 的波形 第一步 第一步 74LS151 中中 X1 X2 X4 X5 接高电平 其余接地接高电平 其余接地 Dn 的 输出 其中 D3 就表示 Dn 的波形 问题 实验中我忽略了 CP 的波形 下次 改进 第二步 第二步 74LS151 中中 X3 X5 接高电平 其与接地接高电平 其与接地 Cn 的输出波形 其中 D4 为 Cn 的输出波形 问题 实验中我忽略了 CP 的波形 下次 改进 3 个小实验最后的结果相同 表明实验成功 4 ALU 算术逻辑单元设计 算术逻辑单元设计 用 proteum 设计一个六输入二输出的 ALU 控制端 S1 S2 S0 决定 ALU 的八种功能 其中指定六种功能为与 或 非 异或 全减 全加 剩余功能自己拟定 数据输入端 三个输入数据为 A B C 当执行逻辑运算时忽略 C 输出端 和 差 进位 借位 逻辑运算时为输出 与输出取反 首先我准备用多路复用器 74LS151 把 S2 S1 S0 作为数据选择 把 A B C 当加减运算时 经过处理后作为数据输入 在这里我将用三个三个 74LS15174LS151 逻辑运算时 输出 Y 与 需要一 个 151 加减运算时需要两个输出 和 差 与进 退 位 需要两个 151 1 1 首先题目要求输出 6 位二进制数 我将两个 74LS197 串联在一起 第一个 197 Q3 作为第二个 197 的八进制计数输入 即可得到 6 位计数器的输出 其中 Q5 Q4 Q3 作为 S2 S1 S0 分别与三个 151 的数据选择端输入 2 2 真值表的前四个功能真值表的前四个功能 这几个门的输出将分别连在三个 74LS151 的数据输入 X0 X4 处 根据真值表的功能和多路复用器的功能 PS 该处我用的是该处我用的是 Q1Q1 Q0Q0 作为作为 A A B B 进行逻辑运算 省进行逻辑运算 省 略了略了 Q3Q3 3 3 全加和全减全加和全减 全加器真值表 全减器真值表 根据真值表 第一个 138 中 Y1Y1 Y2Y2 Y4Y4 Y7Y7 和与非门 U9U9 结合 输出和和 Y3Y3 Y5Y5 Y6Y6 Y7Y7 和与 非门 U10U10 结合 输出进位进位 第二个 138 中 Y1Y1 Y2Y2 Y4Y4 Y7Y7 和与非门 U12U12 结合 输出差 Y1Y1 Y2Y2 Y3Y3 Y7Y7 和与非门 U13U13 结合 输出借位借位 利用两个数据分配器分别输出和 差 进位 借 位 第一个 138 和两个与非门结合得到两个输出 分别为和 进位和 进位 第二个 138 和两个与 非门结合得到 两个输出 分别为差 借位差 借位 4 4 74LS8574LS85 这里我还用了一个比较器 因为在第一个 151 中 输出 Y 和 正好得到两个输出 Z1 Z2 但是第二 三个 74LS151 表示和 差 进位 借位 Z1 和 Z2 如果只用或门将两个 Z1 和两个 Z2 结合 当第二 三个 151 工作时 第一个 输出 始终为 1 因而与门输出始终为 1 因此 第一个 74LS151 的输出和第二 三个 151 的输出不能同时存在 因此需要 74LS85 的帮助 5 5 输出输出 将比较器 QA BQA B 与第三个第三个 151151 输出 表示进位 借位 连入与门与门 U19U19 将 QA BQA B 取反取反后与第 二个二个 151151 输出 表示和 差 连入与门与门 U18U18 再对两个输出进行或运算 即可巧妙的避开 错误 避开两个结果的相互干扰 由图知或门 U16U16 输出即 Z1Z1 U20U20 输出为 Z2Z2 6 6 全图全图 逻辑分析仪逻辑分析仪 各个段的波形图已经一一应正 结果正确 六六 实验总结实验总结 1 感受最深的就是 proteus 模拟和实验室里做实验有很大的差别 实验箱芯片有限 特别是 ALU 根据 proteus 在 实验箱里连出电路 有难度 因此在以后的实验中应将芯片有限这个情况讨论