ic半导体测试基础(中文版)

精品文档 1欢迎下载 本章节我们来说说最基本的测试 开短路测试 开短路测试 Open ShortOpen Short TestTest 说说测试的目的和 方法 一 测试目的 Open Short Test 也称为 ContinuityTest 或 Contact Test 用以确认在器件测试时所 有的信号引脚都与测试系统相应的通道在电性能上完成了连接 并且没有信号引脚与其他 信号引脚 电源或地发生短路 测试时间的长短直接影响测试成本的高低 而减少平均测试时间的一个最好方法就是 尽可能早地发现并剔除坏的芯片 Open Short 测试能快速检测出 DUT 是否存在电性物理缺 陷 如引脚短路 bond wire 缺失 引脚的静电损坏 以及制造缺陷等 另外 在测试开始阶段 Open Short 测试能及时告知测试机一些与测试配件有关的问 题 如 ProbeCard 或器件的 Socket 没有正确的连接 二 测试方法 Open Short 测试的条件在器件的规格数或测试计划书里通常不会提及 但是对大多数 器件而言 它的测试方法及参数都是标准的 这些标准值会在稍后给出 基于 PMU 的 Open Short 测试是一种串行 Serial 静态的 DC 测试 首先将器件包括 电源和地的所有管脚拉低至 地 即我们常说的清 0 接着连接 PMU 到单个的 DUT 管 脚 并驱动电流顺着偏置方向经过管脚的保护二极管 一个负向的电流会流经连接到地 的二极管 图 3 1 一个正向的电流会流经连接到电源的二极管 图 3 2 电流的大小 在 100uA 到 500uA 之间就足够了 大家知道 当电流流经二极管时 会在其 P N 结上引起 大约 0 65V 的压降 我们接下来去检测连接点的电压就可以知道结果了 既然程序控制 PMU 去驱动电流 那么我们必须设置电压钳制 去限制 Open 管脚引起的 电压 Open Short 测试的钳制电压一般设置为 3V 当一个 Open 的管脚被测试到 它的 测试结果将会是 3V 串行静态 Open Short 测试的优点在于它使用的是 DC 测试 当一个失效 failure 发 生时 其准确的电压测量值会被数据记录 datalog 真实地检测并显示出来 不管它是 Open 引起还是 Short 导致 缺点在于 从测试时间上考虑 会要求测试系统对 DUT 的每个 管脚都有相应的独立的 DC 测试单元 对于拥有 PPPMU 结构的测试系统来说 这个缺点就不 存在了 当然 Open Short 也可以使用功能测试 Functional Test 来进行 我会在后面相 应的章节提及 精品文档 2欢迎下载 图 3 1 对地二极 管的测试 测试下方连接到地的二极管 用 PMU 抽取大约 100uA 的反向电流 设置电压下限 为 1 5V 低于 1 5V 如 3V 为开路 设置电压上限为 0 2V 高于 0 2V 如 0 1V 为 短路 此方法仅限于测试信号管脚 输入 输出及 IO 口 不能应用于电源管脚如 VDD 和 VSS 精品文档 3欢迎下载 图 3 2 对电源 二极管的测试 测试上方连接到电源的二极管 用 PMU 驱动大约 100uA 的正向电流 设置电压上限 为 1 5V 高于 1 5V 如 3V 为开路 设置电压下限为 0 2V 低于 0 2V 如 0 1V 为短路 此方法仅限于测试信号管脚 输入 输出及 IO 口 不能应用于电源管脚如 VDD 和 VSS 电源类管脚结构和信号类管脚不一样 无法照搬上述测试方法 不过也可以测试其 开路情形 如遵循已知的良品的测量值 直接去设置上下限 精品文档 4欢迎下载 第四章第四章 DC DC 参数测试 参数测试 1 1 摘要 本章节我们来说说 DC 参数测试 大致有以下内容 欧姆定律等基础知识 DC 测试的各种方法 各种 DC 测试的实现 各类测试方法的优缺点 基本术语基本术语 在大家看 DC 测试部分之前 有几个术语大家还是应该知道的 如下 Hot Switching 热切换 即我们常说的带电操作 在这里和 relay 继电器 有关 指在有电流的情况下断开 relay 或闭合 relay 的瞬间就有电流流过 如 闭合前 relay 两端的电位不等 热切换会减少 relay 的使用寿命 甚至直接损坏 relay 好的程序应 避免使用热切换 Latch up 闩锁效应 由于在信号 电源或地等管脚上施加了错误的 电压 在 CMOS 器件内部引起了大电流 造成局部电路受损甚至烧毁 导致器件寿命缩短 或潜在失效等灾难性的后果 BinningBinning Binning 我很苦恼这玩意汉语怎么说 译者 是一个按照芯片测试结果进行 自动分类的过程 在测试程序中 通常有两种 Binning 的方式 hard binning 和 soft binning Hard binning 控制物理硬件实体 如机械手 将测试后的芯片放到实际的位置 中去 这些位置通常放着包装管或者托盘 Soft binning 控制软件计数器记录良品的种 类和不良品的类型 便于测试中确定芯片的失效类别 Hard binning 的数目受到外部自 动设备的制约 而 Soft binning 的数目原则上没有限制 下面是一个 Binning 的例子 Bin 类别 精品文档 5欢迎下载 01 100MHz 下 良品 02 75MHz 下 良品 10 Open Short 测试不良品 11 整体 IDD 测试不良品 12 整体功能 测试不良品 13 75MHz 功 能测试不良品 14 功能测试 VIL VIH 不良品 15 DC 测试 VOL VOH 不良品 16 动态 静 态 IDD 测试不良品 17 IIL IIH 漏电流测试不良品 从上面简单的例子中我们可以看到 Hard bin 0 Soft bin 01 02 是良品 是我们 常说的 GoodBin 而 Hard bin 1 Soft bin 10 17 是不良品 也就是我们常说的 FailedBin 测试程序必须通过硬件接口提供必要的 Binning 信息给 handler 当 handler 接收到 一个器件的测试结果 它会去判读其 Binning 的信息 根据信息将器件放置到相应位置 的托盘或管带中 第四章第四章 DC DC 参数测试 参数测试 2 2 ProgramProgram FlowFlow 测试程序流程中的各个测试项之间的关系对 DC 测试来说是重要的 很多 DC 测试要 求前提条件 如器件的逻辑必须达到规定的逻辑状态要求 因此 在 DC 测试实施之前 通 常功能测试需要被验证无误 如果器件的功能不正确 则后面的 DC 测试结果是没有意义的 图 4 1 的测试流程图图解了一个典型的测试流程 我们可以看到 Gross Functional Test 在 DC Test 之前实施了 这将保证所有的器件功能都已经完全实现 并且 DC 测试所有的前 提条件都是满足要求的 我们在制定测试程序中的测试流程时要考虑的因素不少 最重要的是测试流程对生 产测试效率的影响 一个好的流程会将基本的测试放在前面 尽可能早的发现可能出现的 失效 以提升测试效率 缩短测试时间 其它需要考虑的因素可能有 测试中的信息收集 良品等级区分等 确保你的测试流程满足所有的要求 精品文档 6欢迎下载 图 4 1 测试流程 生产测试进行一段时间后 测试工程师应该去看看测试记录 决定是否需要对测试 流程进行优化 出现不良品频率较高的测试项应该放到流程的前面去 TestTest SummarySummary 测试概要提供了表明测试结果的统计信息 它是为良率分析提供依据的 因此需要 尽可能多地包含相关的信息 最少应该包含总测试量 总的良品数 总的不良品数以及相 应的每个子分类的不良品数等 在生产测试进行的时候 经常地去看一下 Test Summary 可 以实时地去监控测试状态 图 4 2 显示的是一个 Summary 的实例 精品文档 7欢迎下载 第四章第四章 DC DC 参数测试 参数测试 3 3 DCDC 测试与隐藏电阻测试与隐藏电阻 许多 DC 测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的 其实质是测量电路中硅介质产生的电阻值 当测试模式为驱动电流时 测量到的电压为 这部分电阻上产生的电压 与之相似 驱动电压时 测量到的电流为这部分电阻消耗的 电流 我们按照器件规格书来设计半导体电路 基本上每条半导体通路的导通电压 电 路电阻等详细的参数都已规定 整体传导率也可能随着器件不同的功能状态而改变 而 处于全导通 半导通和不导通的状态 在 DC 参数测试中欧姆定律用于计算所测试的电阻值 验证或调试 DC 测试时 我 们可以将待测的电路看作电阻来排除可能存在的缺陷 通过驱动和测量得到的电压和电 流值可以计算出这个假设电阻的阻抗 ParameterDescriptionTest ConditionsMinMaxUni t VOLOutput Low Voltage VDD Min IOL 8 0mA 0 4V 我们可以用 VOL 这个参数来举例说明 VOL 0 4V IOL 8 0mA 这个参数陈述了 输出门电路驱动逻辑 0 时在输出 8mA 电流情况下其上的电压不能高于 0 4V 这样一个规则 精品文档 8欢迎下载 了解了这个信息 我们可以通过欧姆定律去计算器件管脚上拥有的输出电阻 看它是否 满足设计要求 通过定律公式 R V I 我们可以知道 器件设计时 其输出电阻不能高于 50ohm 但是我们在规格书上看不到 输出电阻 字样 取而代之的是 VOL 和 IOL 这些信 息 注 注 很多情况下我们可以用电阻代替待测器件去验证整个测试相关环节的正确性 它能 排除 DUT 以外的错误 如程序的错误或负载板的问题 是非常有效的调试手段 第四章第四章 DC DC 参数测试 参数测试 4 4 VOH IOH VOH IOH VOH IOHVOH IOH VOH 指器件输出逻辑 1 时输出管脚上需要保证的最低电压 输出电平的最小值 IOH 指器件输出逻辑 1 时输出管脚上的负载电流 为拉电流 下表是 256 x 4 静态 RAM 的 VOH IOH 参数说明 ParameterDescriptionTest ConditionsMinMaxUni t VOHOutput High Voltage VDD 4 75V IOH 5 2mA2 4 V 测试目的 VOH IOH 测试实际上测量的是输出管脚在输出逻辑 1 时的电阻 此测试确保输出阻 抗满足设计要求 并保证在严格的 VOH 条件下提供所定义的 IOH 电流 测试方法 VOH IOH 测试可以通过静态或动态方式实现 这里我们先说说静态方法 如图 4 3 静态测试时 器件的所有输出管脚被预置到输出逻辑 1 状态 测试机的 PMU 单元通过内 部继电器的切换连接到待测的输出管脚 接着驱动 拉出 IOH 电流 测量此时管脚上的 电压值并与定义的 VOH 相比较 如果测量值低于 VOH 则判不合格 对于单个 PMU 的测试 机来说 这个过程不断地被重复直到所有的输出管脚都经过测试 而 PPPMU 结构的测试机 则可以一次完成 注 1 使用 VDDmin 作为此测试最差情形 2 IOH 是拉出的电流 对测试机来说它是负电流 3 测试时需要设置电压钳制 精品文档 9欢迎下载 图 4 3 VOH 测试 阻抗计算 VOH 测试检验了器件当输出逻辑 1 时输出管脚输送电流的能力 另一种检验这种能 力的途径则是测量逻辑 1 状态时输出端口的阻抗 如图 4 4 施加在等效电路中电阻上的 压降为 E 4 75 2 4 2 35V I 5 2mA 则 R E I 452ohm 那么此输出端口的阻抗低于 452ohm 时 器件合格 在调试 分析过程中将管脚电路合理替换为等效电路可以帮助我们 简化思路 是个不错的方法 图 4 4 精品文档 10欢迎下载 等效电路 故障寻找 开始 Trouble Shooting 前 打开 dataloger 纪录测量结果 如果待测器件有自己 的标准 测试并纪录测量结果后 所得结果不外乎以下三种情况 1 VOH 电压正常 测试通过 2 在正确输出逻辑 1 条件下 VOH 电压测量值低于最小限定 测试不通过 3 在错误的输出条件下 如逻辑 0 VOH 电压测量值远低于最小限定 测试不 通过 这种情况下 测试机依然试图驱动反向电流到输出管脚 而管脚因为状态不对会表 现出很高的阻抗 这样会在 PMU 上引起一个负压 这时保护二极管会起作用 将电压限制 在 0 7V 左右 当故障 failure 发生时 我们需要观察 datalog 中的电压测量值以确定故障类型 是上述的第 2 种情况 还是第 3 种 DatalogDatalog of of VOH IOHVOH IOH Serial StaticSerial Static testtest usingusing thethe PMUPMU PinPin Force rngForce rng Meas rngMeas rng MinMin MaxMax ResultResult PIN1PIN1 5 2mA 5 2mA 10mA10mA 4 30V 8V4 30V 8V 2 402 40 V V PASSPASS PIN2PIN2 2 0mA 2 0mA 10mA10mA 2 34V 8V2 34V 8V 2 402 40 V V FAILFAIL PIN3PIN3 5 2mA 5 2mA 10mA10mA 3 96V 8V3 96V 8V 2 402 40 V V PASSPASS PIN4PIN4 5 2mA 5 2mA 10mA10mA 3 95V 8V3 95V 8V 2 402 40 V V PASSPASS PIN5PIN5 8 0mA 8 0mA 10mA10mA 3 85V 8V3 85V 8V 2 402 40 V V PASSPASS PIN6PIN6 8 0mA 8 0mA 10mA10mA 782V 8V 782V 8V 2 402 40 V V FAILFAIL 如果只是测量值低于最小限定 则很可能是器件自身的缺陷 如上面 datalog 中 pin2 的失效 从中我们可以看到测试发生时预处理成功实现 器件处于正确的逻辑状态 而输 出端的阻抗很大 这有可能是测试硬件上的阻抗附加到了其中 因此对测试机及测试配件 的校验工作就显得很重要了 故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的 上面 datalog 中 pin6 的失效就是这种情况 在进行 DC 测试之前 应该保证进行预处理的向量正确无误 这就要将预处理工作当作 一项功能测试来进行 在测试流程中 代表预处理功能的测试项应该放到相应的 DC 测试项 之前 只有它通过了保证了预处理已经正确实施 我们才去做 DC 测量 否则我们就要花时 间去解决预处理功能的测试问题 只有输出被设定为正确地状态 VOH IOH 测试才有意义 VOL IOLVOL IOL VOL 指器件输出逻辑 0 时输出管脚上需要压制的最高电压 输出电平的最大值 IOL 指器件输出逻辑 0 时输出管脚上的负载电流 为灌电流 下表是 256 x 4 静态 RAM 的 VOL IOL 参数说明 ParameterDescriptionTest ConditionsMinMaxUni t VOLOutput Low Voltage VDD 4 75V IOL 8 0mA 0 4V 精品文档 11欢迎下载 测试目的 VOL IOL 测试实际上测量的是输出管脚在输出逻辑 0 时的电阻 此测试确保输出阻 抗满足设计要求 并保证在严格的 VOL 条件下吸收所定义的 IOL 电流 换句话说 器件的 输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态 测试方法 与 VOH IOH 一样 VOL IOL 测试也可以通过静态或动态方式实现 这里我们还是先 说说静态方法 如图 4 5 静态测试时 器件的所有输出管脚被预置到输出逻辑 0 状态 测试机的 PMU 单元通过内部继电器的切换连接到待测的输出管脚 接着驱动 灌入 IOL 电流 测量此时管脚上的电压值并与定义的 VOL 相比较 如果测量值高于 VOL 则判不合 格 对于单个 PMU 的测试机来说 这个过程不断地被重复直到所有的输出管脚都经过测试 而 PPPMU 结构的测试机则可以一次完成 注 1 使用 VDDmin 作为此测试最差情形 2 IOL 是灌入的电流 对测试机来说它是正电流 3 测试时需要设置电压钳制 图 4 5 VOL 测 试 阻抗计算 VOL 测试检验了器件当输出逻辑 0 时输出管脚吸收电流的能力 另一种检验这种能 力的途径则是测量逻辑 0 状态时输出端口的阻抗 如图 4 6 施加在等效电路中电阻上的 压降为 E VOL VSS 0 4V I 8mA 则 R E I 50ohm 那么此输出端口的阻抗低于 50ohm 时 器件合格 精品文档 12欢迎下载 图 4 6 等效电路 故障寻找 开始 Trouble Shooting 前 打开 dataloger 纪录测量结果 如果待测器件有自己 的标准 测试并纪录测量结果后 所得结果不外乎以下三种情况 1 VOL 电压正常 测试通过 2 在正确输出逻辑 0 条件下 VOL 电压测量值高于最大限定 测试不通过 3 在错误的输出条件下 如逻辑 1 VOL 电压测量值远高于最大限定 测 试不通过 这种情况下 datalog 中将显示程序中设定的钳制电压值 当故障 failure 发生时 我们需要观察 datalog 中的电压测量值以确定故障类型 是上述的第 2 种情况 还是第 3 种 DatalogDatalog of of VOL IOLVOL IOL Serial StaticSerial Static testtest usingusing thethe PMUPMU PinPin Force rngForce rng Meas rngMeas rng MinMin MaxMax ResultResult PIN1PIN1 12 0mA 20mA12 0mA 20mA 130mV 8V130mV 8V 400mV400mV PASSPASS PIN2PIN2 12 0mA 20mA12 0mA 20mA 421mV 8V421mV 8V 400mV400mV FAILFAIL PIN3PIN3 4 0mA 10mA4 0mA 10mA 125mV 8V125mV 8V 400mV400mV PASSPASS PIN4PIN4 4 0mA 10mA4 0mA 10mA 90mV 8V90mV 8V 400mV400mV PASSPASS PIN5PIN5 8 0mA 10mA8 0mA 10mA 205mV 8V205mV 8V 400mV400mV PASSPASS PIN6PIN6 8 0mA 10mA8 0mA 10mA 5 52V 8V5 52V 8V 400mV400mV FAILFAIL 如果只是测量值高于最大限定 则很可能是器件自身的缺陷 如上面 datalog 中 pin2 的失效 从中我们可以看到测试发生时预处理成功实现 器件处于正确的逻辑状态 而输 出端的阻抗稍大 这有可能是测试硬件上的阻抗附加到了其中 因此对测试机及测试配件 的校验工作就显得很重要了 精品文档 13欢迎下载 故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的 上面 datalog 中 pin6 的失效就是这种情况 在进行 DC 测试之前 应该保证进行预处理的向量正确无误 这就要将预处理工作当作 一项功能测试来进行 在测试流程中 代表预处理功能的测试项应该放到相应的 DC 测试项 之前 只有它通过了保证了预处理已经正确实施 我们才去做 DC 测量 否则我们就要花时 间去解决预处理功能的测试问题 同样 只有输出被设定为正确地状态 VOL IOL 测试才 有意 第四章第四章 DC DC 参数测试 参数测试 7 7 Static Static IDDIDD 静态指器件处于非活动状态 IDD 静态电流就是指器件静态时 Drain 到 GND 消耗的漏 电流 静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内 对于依靠电池供电的便携式产品的器件来说 此项测试格外重要 下表是一个静态电流参 数的例子 ParameterParameterDescriptionDescriptionTestTest ConditionsConditionsMinMinMaxMax UnitUnit s s IDD Static PowerSupply Current VDD 5 25V Input VDD Iout 0 22uA 测试方法 静态 IDD 也是测量流入 VDD 管脚的总电流 与 Gross IDD 不同的是 它是在运行一 定的测试向量将器件预处理为已知的状态后进行 典型的测试条件是器件进入低功耗状态 测试时 器件保持在低功耗装态下 去测量流入 VDD 的电流 再将测量值与规格书中定义 的参数对比 判断测试通过与否 VIL VIH VDD 向量序列和输出负载等条件会影响测试 结果 这些参数必须严格按照规格书的定义去设置 设计人员应该准备准确的向量序列以完成对器件的预处理 将器件带入低功耗模式 如果向量的效果不理想 则需要进一步完善 精准的预处理序列是进行静态 IDD 测试的关 键 测试硬件外围电路的旁路电容会影响测试结果 如果我们期望的 IDD 电流非常小 比如微安级 在测量电流前增加一点延迟时间也许会很有帮助 在一些特殊情况中 甚至 需要使用 Relay 在测量电流前将旁路电容断开以确保测量结果的精确 精品文档 14欢迎下载 图 4 10 静态电流测试 阻抗计算 静态电流测试实际上测量的也是器件 VDD 和 GND 之间的阻抗 当 VDD 电压定义在 5 25V IDD 上限定义在 22uA 根据欧姆定律我们能得到可接受的最小阻抗 如图 4 11 最小的阻抗应该是 238 636 欧姆 图 4 11 等效电路 故障寻找 静态电流测试的故障寻找和 Gross IDD 大同小异 datalog 中的测试结果也无非三 种 精品文档 15欢迎下载 1 电流在正常范围 测试通过 2 电流高于上限 测试不通过 3 电流低于下限 测试不通过 DatalogDatalog of of StaticStatic IDDIDD CurrentCurrent usingusing thethe PMUPinPMUPin Force rngForce rng Meas rngMeas rng MinMin MaxMax ResultResult VDD1VDD1 5 25V 10V5 25V 10V 19 20uA 25uA19 20uA 25uA 1uA 1uA 22uA 22uA PASSPASS 同样 当测试不通过的情况发生 我们要就要找找非器件的原因了 将器件从 socket 上拿走 运行测试程序空跑一次 测试结果应该为 0 电流 如果不是 则表明有器 件之外的地方消耗了电流 我们就得一步步找出测试硬件上的问题所在并解决它 比如移 走 Loadboard 再运行程序 这样就可以判断测试机是否有问题 我们也可以用精确点的电 阻代替器件去验证测试机的结果的精确度 在单颗 DUT 上重复测试时 静态电流测试的结果应该保持一致性 且将 DUT 拿开再放 回重测的结果也应该是一致和稳定的 IDDIDD StaticStatic CurrentCurrent 静态指器件处于非活动状态 IDD 静态电流就是指器件静态时 Drain 到 GND 消耗的 漏电流 静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内 对于依靠电池供电的便携式产品的器件来说 此项测试格外重要 下表是一个静态电流参 数的例子 ParameterParameterDescriptionDescriptionTestTest ConditionsConditionsMinMinMaxMax UnitUnit s s IDD Static PowerSupply Current VDD 5 25V Input VDD Iout 0 22uA 测试方法 静态 IDD 也是测量流入 VDD 管脚的总电流 与 Gross IDD 不同的是 它是在运行一 定的测试向量将器件预处理为已知的状态后进行 典型的测试条件是器件进入低功耗状态 测试时 器件保持在低功耗装态下 去测量流入 VDD 的电流 再将测量值与规格书中定义 的参数对比 判断测试通过与否 VIL VIH VDD 向量序列和输出负载等条件会影响测试 结果 这些参数必须严格按照规格书的定义去设置 设计人员应该准备准确的向量序列以完成对器件的预处理 将器件带入低功耗模式 如果向量的效果不理想 则需要进一步完善 精准的预处理序列是进行静态 IDD 测试的关 键 测试硬件外围电路的旁路电容会影响测试结果 如果我们期望的 IDD 电流非常小 比如微安级 在测量电流前增加一点延迟时间也许会很有帮助 在一些特殊情况中 甚至 需要使用 Relay 在测量电流前将旁路电容断开以确保测量结果的精确 精品文档 16欢迎下载 图 4 10 静态电流测试 阻抗计算 静态电流测试实际上测量的也是器件 VDD 和 GND 之间的阻抗 当 VDD 电压定义在 5 25V IDD 上限定义在 22uA 根据欧姆定律我们能得到可接受的最小阻抗 如图 4 11 最小的阻抗应该是 238 636 欧姆 图 4 11 等效电路 故障寻找 精品文档 17欢迎下载 静态电流测试的故障寻找和 Gross IDD 大同小异 datalog 中的测试结果也无非三 种 1 电流在正常范围 测试通过 2 电流高于上限 测试不通过 3 电流低于下限 测试不通过 DatalogDatalog of of StaticStatic IDDIDD CurrentCurrent usingusing thethe PMUPinPMUPin Force rngForce rng Meas rngMeas rng MinMin MaxMax ResultResult VDD1VDD1 5 25V 10V5 25V 10V 19 20uA 25uA19 20uA 25uA 1uA 1uA 22uA 22uA PASSPASS 同样 当测试不通过的情况发生 我们要就要找找非器件的原因了 将器件从 socket 上拿走 运行测试程序空跑一次 测试结果应该为 0 电流 如果不是 则表明有器 件之外的地方消耗了电流 我们就得一步步找出测试硬件上的问题所在并解决它 比如移 走 Loadboard 再运行程序 这样就可以判断测试机是否有问题 我们也可以用精确点的电 阻代替器件去验证测试机的结果的精确度 在单颗 DUT 上重复测试时 静态电流测试的结果应该保持一致性 且将 DUT 拿开再放 回重测的结果也应该是一致和稳定的 第四章第四章 DC DC 参数测试 参数测试 8 8 IDDQ IDDQ 1 PERIODPERIOD 150E 9150E 9 SCALESCALE CLKDLY CLKDLY 0E 9 0E 9 CLKWIDTHCLKWIDTH 50E 950E 9 SCALESCALE OE DLY OE DLY 10E 910E 9 SCALESCALE OE WIDTHOE WIDTH 60E 60E 9 9 SCALESCALE CS DLY CS DLY 5E 95E 9 SCALESCALE CS WIDTHCS WIDTH 30E 930E 9 SCALESCALE COLDLY COLDLY 15E 915E 9 SCALESCALE COLWIDTHCOLWIDTH 40E 940E 9 SCALESCALE DATADLY DATADLY 7E 9 7E 9 DATAWIDTHDATAWIDTH 25E 9 25E 9 SCALESCALE READDLY READDLY 10E 910E 9 SCALESCALE READWIDTH READWIDTH PERIODPERIOD 2 OUT VALID1 2 OUT VALID1 PERIODPERIOD 0 75 0 75 STROBEWINDOW1STROBEWINDOW1 10E 9 OUT VALID210E 9 OUT VALID2 PERIODPERIOD 0 85 0 85 STROBEWINDOW2STROBEWINDOW2 10E 910E 9 第五章第五章 功能测试 功能测试 8 18 1 FunctionallyFunctionally TestingTesting a a DeviceDevice 功能测试 精品文档 42欢迎下载 首先我们需要对一个基础的功能测试所涉及的器件规格 测试系统硬件和测试程序 之间的关系做一个整体的了解 这里拿一款简单的器件 时钟控制反向器为例 来说说 相关内容 钟控反相器有两个输入端 时钟输入 CLK 和数据输入 DATAIN 一个输 出端 反向信号输出 DATAOUT 它有如下功能特征 1 时钟是数据由输入到输出经过器件进行传输的同步控制信号 2 输入数据在时钟的上升沿由器件读入 3 输出数据在时钟的下降沿由器件输出 4 数据传输仅在时钟有效时进行 5 输出数据与输入数据逻辑相反 器件规格 总的说来 规格书给出了器件需要满足的最差情况 测试工程师会根据它去建立测 试计划 Test Plan 选择合适的测试系统 并在测试系统上实现其测试 下面的数据 是测试钟控反相器需要控制的电平及时序参数 VDD 5 0V VIH 2 0V VIL 0 8V VOH 2 4V VOL 0 4V 工作频率 10MHz 时钟占空比 50 输入数据建立时间 15nS 输入数据保持时间 5nS 输出传输最大延时 8nS 图 5 9 钟控反向器 测试所需 1 测试硬件及设备 测试板 Loadboard 测试座 Socket 相关阻容元 件 2 器件电源 VDD 和 Ground 3 输入电平 VIL 逻辑 0 和 VIH 逻辑 1 精品文档 43欢迎下载 4 输出参考电平 VOL 逻辑 0 和 VOH 逻辑 1 5 信号时序和格式配置 包括输入信号的生成和输出信号的比较 6 测试向量 测试资源规划 测试系统内的资源有很多 我们要针对测试所需选取并配置相关的资源 实现性价 比高的测试开发 首先肯定是 DPS 单元 我们需要它对器件供电 这里 VDD 为 5V 通过一路 DPS 提供 5V 电压即可 Ground 已经由测试板和测试机的 Ground 连接 接着是输入电平 它们由 RVS 单元提供 VIL 设定为 0 8V VIH 设定为 2 0V 输出比较的参考电平也是由 RVS 单元提供 这里 VOL 设定为 0 4V VOH 设定为 2 4V 测试系统的时序单元会给定输入信号的信号周期 信号格式及输出信号的比较沿位 置 对于时钟信号 规格书给出的是 10MHz 则时钟周期为 100nS 占空比要求是 50 即 一个周期内时钟信号一半为高一半为低 这里我们将上升沿设定在 25nS 下降沿设定在 75nS 信号格式我们选用 RZ 格式 DATAIN 的时序则需要参考时钟信号 它的建立时间是 15nS 即在时钟的上升沿之 前 15nS 它的状态必须是有效的 保持时间是 5nS 即上升沿只有的 5nS 它必须保持相同 的状态 这样我们就知道周期内数据信号的脉宽最少是 20nS 为了能正确地验证建立时间 和保持时间 我们选用 SBC 格式作为 DATAIN 的信号格式 最后一步是确定输出信号的相关时序 规格书给出的信号传输延迟为 8nS 加上时 钟的下降沿在 75nS 则我们可以确定输出信号比较沿的位置 75nS 8nS 83nS 测试系统 在此位置上对输出采样并将电平值与 VOL VOH 相比较 判断状态为 L M 还是 H 再与 pattern 中的期望值比较以判断此周期的输出正确与否 当然还需要的资源是向量存储器 pattern 存储其中并由测试系统在功能测试器件 运行 第五章第五章 功能测试 功能测试 8 28 2 功能测试实例功能测试实例 测试向量 功能测试必须有测试向量 也就是反映器件真值表的图形化文件 这在之前已经有过 介绍 这里只说说此例的 pattern 如表 5 1 钟控反向器的向量文件包含七种向量字符 每个字符都代表一个周期数据状态 它们与时序 电平和格式等信息共同构成相关信号的 波形 如图 5 10 DATADATA ININCLOCKCLOCKDATADATA O OuT TREMARKS 1 1P PL LInput 1 Clock Output 0 0 0P PH HInput 0 Clock Output 1 1 1P PL LInput 1 Clock Output 0 0 00 0L L Input 0 No Clock Output 0 0 0P PH HInput 0 Clock Output 1 精品文档 44欢迎下载 1 10 0H H Input 1 No Clock Output 1 1 1P PL LInput 1 Clock Output 0 表表 5 1 5 1 TestTest VectorsVectors forfor ClockedClocked InverterInverter 向量字符说明 1 1 Drive input high to logic 1 0 0 Drive input low to logic 0 H H Compare output to a high L L Compare output to a low P P Drive input with a positive clock pulse 测试条件说明 图 5 10 显示的是运行功能测试期间钟控反向器各信号的时序图 我们可以看到由信号 时序 信号格式及信号电平组合而成的七个周期的向量数据 这和之前规格书中定义的情 形一致 测试周期设定为 100nS 时钟信号则是 RZ 信号格式 占空比为 50 DATAIN 采用 SBC 格式 设置了正确的建立时间和保持时间 输入和输出的电平值也按照规格书进行了 设定 图 5 10 功能测试的测试条件 总功能测试条件 实施总功能测试通常是有用的 它的目的是在不动用精确参数设置的情况下基本判断 器件是 活的 还是 死翘翘 的 就像军医抢救 伤员 时先用手探探鼻息摸摸心跳 而非直接将 伤员 抬进手术台用仪器去探测各种血压 脉搏等生命体征 总功能测试能 最快地检测出半导体内部的物理损伤或制程中的错误 精品文档 45欢迎下载 图 5 11 的波形显示的是总功能测试用到的时序及电平条件 输入和输出电平较功能测 试条件有所改变 放宽 这使得器件更容易正确运行其功能 测试速度由原来的 100nS 放宽至 500nS DATAIN 信号则改为在每个周期的开始启动的 NRZ 格式 放弃了对建立和保 持时间的测试 输出传输延迟也适当增加使输出有更多时间去改变状态并稳定 如果器件在图 5 10 的测试条件下失效 fail 而在图 5 11 的测试条件下重新测试并 通过 pass 则之前的失效不是由硅缺陷引起 这时每个具体的参数则需要单独测试以 找出失效的真正原因 总功能测试条件常被用于测试向量的调试阶段 它可以在排除其他 因素干扰的情况下轻易判断测试向量是否正确 图 5 11 总功能测试的测试条件 测试程序实例 下面我们就来看一段钟控反向器在脱机 non Tester 模式下的功能测试程序代码 Begin Program define pin functions Connect DPS1 pin 4 Connect GND pin 5 ground is hard wired Data in input pin 1 Clock input pin 2 Data out output pin 3 set voltage levels Set DPS1 5V Set VIL 0 8V Set VIH 2 0V Set VOL 0 4V Set VOH 2 4V set timings Set Test Period 100nsec 精品文档 46欢迎下载 Set Clock start edge 25nsec Set Clock stop edge 75nsec Set Clock format RZ Set Data in start edge 10nsec Set Data in stop edge 30nsec Set Data in format SBC Set Data out start strobe 83nsec Set Data out stop strobe 93nsec load the test vector file into vector memory At Vector Location 0 Load Pattern test vectors Start Pattern 0 Stop Pattern 6 Execute Test pattern this runs the test Turn off voltage levels Set VIL 0 0V Set VIH 0 0V Set VOL 0 0V Set VOH 0 0V Set DPS1 0 0V End Program 第五章第五章 功能测试 功能测试 9 19 1 标准功能测试标准功能测试 1 1 O SO S TestTest 标准功能测试 尽管每款独特的电路设计要求的功能测试条件都不一样 但很多时候我们还是能找到 他们的相同之处 比如一些可以通过功能测试去验证的参数 我们就可以总结出一些标准 的方法 开短路测试 功能测试法 使用功能测试法进行开短路测试比之前介绍的 DC 测试法更快 成本也更低 精品文档 47欢迎下载 图 5 12 O S 的功能测试法 VDD Diode 首先需要准备好测试时序 例如测试周期定义为 1uS 输出采样使用窗口 Window 设定在 900nS 处 窗口宽度为 10nS 具体时序参见图 5 13 精品文档 48欢迎下载 图 5 13 O S Functional Timing 所有的信号管脚需要预置为 0 这可以通过定义所有管脚为输入并由测试机施加 VIL 来实现 所有的电源管脚 VDD 和 VSS 都连接到地 Ground 动态电流负载单元将 在 3V 的参考电压 VREF 下为前端偏置的 VDD 保护二极管提供 400uA 的电流 输出比较电 平也需要定义以确定中央的 Pass 区域 称为 中间带 或 Z 态 VOL 设置为 0 2V VOH 设置为 1 5V 如图 5 12 还需要准备的是测试向量 它将按照以下顺序运行 1 定义所有信号管脚为输入并施加 VIL pattern 中的一行 0 将命令测试机完成这 一步骤 2 定义待测信号管脚为输出管脚 关闭其上的测试机驱动电路 打开比较单元 判断 pass fial pattern 中的 Z 将指引测试机完成这一步骤 3 为上一周期测试的管脚切换回测试机驱动电路 在下一管脚上重复步骤 2 4 重复步骤 2 3 知道全部管脚均已测试 SampleSample TestTest VectorVector FileFile forfor Opens ShortsOpens Shorts 0000000000 cyclecycle 1 1 groundground allall pinspins Z0000Z0000 cyclecycle 2 2 testtest forfor diodediode onon firstfirst pinpin 0Z0000Z000 cyclecycle 3 3 testtest forfor diodediode onon secondsecond pinpin 00Z0000Z00 cyclecycle 4 4 testtest forfor diodediode onon thirdthird pinpin 000Z0000Z0 cyclecycle 5 5 testtest forfor diodediode onon fourthfourth pinpin 0000Z0000Z cyclecycle 6 6 testtest forfor diodediode onon fifthfifth pinpin ZZZZZZZZZZ cyclecycle 7 7 turnturn driversdrivers offoff testtest allall pins pins 在上面示例的向量运行时 第一个信号管脚在第 2 个周期测试 当测试机管脚驱动电 精品文档 49欢迎下载 路关闭 动态电流负载单元开始通过 VREF 将管脚电压向 3V 拉升 如果 VDD 的保护二极管 工作 当电压升至约 0 65V 时它将导通 从而将 VREF 的电压钳制住 同时从可编程电流 负载的 IOL 端吸收越 400uA 的电流 这时候进行输出比较的结果将是 pass 因为 0 65V 在 VOH 1 5V 和 VOL 0 2V 之间 即属于 Z 态 如果短路 输出比较将检测到 0V 如果开路 输出端将检测到 3V 它们都会使整个开短路功能测试结果为 fail 注 走 Z 测试的目的更主要的是检查 是否存在 pin to pin 的短路 图 5 14 O S 的功能测试法 VSS Diode 当所有前端偏置的 VDD 保护二极管都测试完毕并且结果为 pass 就需要测试后端偏置 的 VSS 保护二极管了 前面的结果已经保证了不存在管脚短路 则此次只需要保证 VSS 二 极管没有开路即可 这可以通过图 5 14 设置的测试条件和向量中第 7 周期的全 Z 并 行地在同一测试周期内实现 利用功能测试进行开短路测试的优点是速度 相对于 DC 串行 静态法 运行测试向量 要快得多 不利之处在于 datalog 所能显示的结果信息有限 当 fail 产生 我们无法直接 判断失效的具体所在和产生原因 FunctionalFunctional DatalogDatalog forfor ShortsShorts TestTest failsfails Tri stateTri state Level Level doesdoes notnot indicateindicate aboveabove oror belowbelow TestTest 1 1 SHORTSSHORTS S PatternS Pattern Start LocStart Loc Stop LocStop Loc SizeSize ModeMode 3 3 103103 101101 normnorm Re